特許ウォッチ

公開番号2025092405
公報種別公開特許公報(A)
公開日2025-06-19
出願番号2024161374
出願日2024-09-18
発明の名称半導体素子
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H10D 30/47 20250101AFI20250612BHJP()
要約【課題】安定した電気的特性を有する半導体素子を提供する。
【解決手段】本発明による半導体素子は、チャネル層と、チャネル層上に配置され、チャネル層と異なるエネルギーバンドギャップを有する物質を含むバリア層と、バリア層上に配置されるゲート電極と、バリア層とゲート電極との間に配置されるゲート半導体層と、ゲート電極の両側に配置され、バリア層及びチャネル層の少なくとも一部を貫通して、バリア層の側面及びチャネル層の側面を覆うソース電極及びドレイン電極と、を有し、バリア層の側面は、チャネル層の上部面から傾斜し、不純物でドープされた第1傾斜面を含み、チャネル層の側面は、チャネル層の上部面から傾斜した第2傾斜面を含み、バリア層の下部面とバリア層の第1傾斜面との間の第1角度は、チャネル層の上部面とチャネル層の第2傾斜面との間の第2角度より小さいか、又は同一である。
【選択図】図2

特許請求の範囲【請求項１】
チャネル層と、
前記チャネル層上に配置され、前記チャネル層と異なるエネルギーバンドギャップを有する物質を含むバリア層と、
前記バリア層上に配置されるゲート電極と、
前記バリア層と前記ゲート電極との間に配置されるゲート半導体層と、
前記ゲート電極の両側に配置され、前記バリア層及び前記チャネル層の少なくとも一部を貫通して、前記バリア層の側面及び前記チャネル層の側面を覆うソース電極及びドレイン電極と、を有し、
前記バリア層の側面は、前記チャネル層の上部面から傾斜し、不純物でドープされた第１傾斜面を含み、
前記チャネル層の側面は、前記チャネル層の上部面から傾斜した第２傾斜面を含み、
前記バリア層の下部面と前記バリア層の第１傾斜面との間の第１角度は、前記チャネル層の上部面と前記チャネル層の第２傾斜面との間の第２角度より小さいか、又は同一であることを特徴とする半導体素子。
続きを表示（約 1,600 文字）【請求項２】
前記第１角度は、０度超過７０度以下であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記バリア層の前記第１傾斜面は、ｎ型不純物でドープされることを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記不純物は、Ｓｉ、Ｇｅ、又はこれらの組み合わせを含むことを特徴とする請求項１に記載の半導体素子。
【請求項５】
前記チャネル層と前記バリア層との間のスペーサ層をさらに有し、
前記スペーサ層の側面は、前記チャネル層の上部面から傾斜した第３傾斜面を含むことを特徴とする請求項１に記載の半導体素子。
【請求項６】
前記ゲート電極は、第１方向に延長され、
前記第１方向に互いに対向する前記バリア層の側面は、前記チャネル層の上部面から傾斜した第１傾斜面を含み、
前記第１方向に互いに対向する前記チャネル層の側面は、前記チャネル層の上部面から傾斜した第２傾斜面を含み、
前記バリア層の下部面と前記バリア層の第１傾斜面との間の第１角度は、前記チャネル層の上部面と前記チャネル層の第２傾斜面との間の第２角度より小さいか、又は同一であることを特徴とする請求項１に記載の半導体素子。
【請求項７】
前記バリア層の上部面の前記第１方向に沿った幅は、前記バリア層の下部面の前記第１方向に沿った幅より小さいことを特徴とする請求項６に記載の半導体素子。
【請求項８】
チャネル層と、
前記チャネル層上に配置され、前記チャネル層と異なるエネルギーバンドギャップを有する物質を含むバリア層と、
前記バリア層上に配置されるゲート電極と、
前記バリア層と前記ゲート電極との間に配置されるゲート半導体層と、
前記ゲート電極の両側に配置され、前記バリア層及び前記チャネル層の少なくとも一部を貫通して、前記バリア層の側面及び前記チャネル層の側面を覆うソース電極及びドレイン電極と、を有し、
前記バリア層の側面は、前記チャネル層の上部面から傾斜し、不純物でドープされた第１傾斜面を含み、
前記バリア層の下部面と前記バリア層の第１傾斜面との間の第１角度は、０度超過７０度以下であることを特徴とする半導体素子。
【請求項９】
前記チャネル層の側面は、前記チャネル層の上部面から傾斜した第２傾斜面を含み、
前記第１角度は、前記チャネル層の上部面と前記チャネル層の第２傾斜面との間の第２角度より小さいか、又は同一であることを特徴とする請求項８に記載の半導体素子。
【請求項１０】
基板と、
前記基板上のＧａＮを含むチャネル層と、
前記チャネル層上に配置され、ＡｌＧａＮを含むバリア層と、
第１方向に延長され、前記バリア層上に配置され、金属物質を含むゲート電極と、
前記第１方向に延長され、前記バリア層と前記ゲート電極との間に配置され、ｐ型不純物がドープされているＧａＮを含むゲート半導体層と、
前記第１方向と交差する第２方向に離隔して前記ゲート電極の両側に配置され、前記バリア層及び前記チャネル層の少なくとも一部を貫通して、前記バリア層の側面及び前記チャネル層の側面を覆うソース電極及びドレイン電極と、を有し、
前記第１方向に互いに対向する前記バリア層の側面は、前記チャネル層の上部面から傾斜し、不純物でドープされた第１傾斜面を含み、
前記第１方向に互いに対向する前記チャネル層の側面は、前記チャネル層の上部面から傾斜した第２傾斜面を含み、
前記バリア層の下部面と前記バリア層の第１傾斜面との間の第１角度は、前記チャネル層の上部面と前記チャネル層の第２傾斜面との間の第２角度より小さいか、又は同一であることを特徴とする半導体素子。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体素子に関し、特に、安定した電気的特性を有する半導体素子に関する。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
現代社会で半導体素子は、日常生活に密接な関連がある。
特に、電気自動車、鉄道、路面電車などの交通分野、太陽光発電、風力発電などの再生エネルギーシステム、モバイル機器などの多様な分野で使用される電力半導体素子の重要度は次第に高まっている。
電力半導体素子は、高電圧や高電流を扱うのに用いられる半導体素子であって、大型電力システムや高出力電子装置において電力変換及び制御などの機能を行う。
電力半導体素子は、高い電力を処理可能な能力と耐久性を有していて大量の電流を扱うことができ、高電圧に耐えられる。
【０００３】
例えば、電力半導体素子は、数百ボルトから数千ボルトの電圧、数十アンペアから数千アンペアの電流を処理可能である。
電力半導体素子は、電力損失を減少（及び／又は最小化）させて電気エネルギーの効率性を向上させることができる。
また、電力半導体素子は、高温などの環境でもより安定的に駆動できる。
このような電力半導体素子は、素材により区分可能であり、例えば、ＳｉＣ電力半導体素子、ＧａＮ電力半導体素子がある。
既存のシリコンウエハ（Ｓｉｗａｆｅｒ）の代わりにＳｉＣ又はＧａＮを活用して電力半導体素子を製造することによって、高温で不安定な特性を有するシリコンの短所を補うことができる。
【０００４】
ＳｉＣ電力半導体素子は、高温に強くて電力損失が少なく、電気自動車、再生エネルギーシステムなどに適合できる。
ＧａＮ電力半導体素子は、高費用が要求されるものの、速度の面で効率的であり、モバイル機器の高速充電などに適合できる。
これら電力半導体素子の安定した電気的特性を得ることが課題となっている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上記従来の半導体素子における課題に鑑みてなされたものであって、本発明の目的は、安定した電気的特性を有する半導体素子を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明による半導体素子は、チャネル層と、前記チャネル層上に配置され、前記チャネル層と異なるエネルギーバンドギャップを有する物質を含むバリア層と、前記バリア層上に配置されるゲート電極と、前記バリア層と前記ゲート電極との間に配置されるゲート半導体層と、前記ゲート電極の両側に配置され、前記バリア層及び前記チャネル層の少なくとも一部を貫通して、前記バリア層の側面及び前記チャネル層の側面を覆うソース電極及びドレイン電極と、を有し、前記バリア層の側面は、前記チャネル層の上部面から傾斜し、不純物でドープされた第１傾斜面を含み、前記チャネル層の側面は、前記チャネル層の上部面から傾斜した第２傾斜面を含み、前記バリア層の下部面と前記バリア層の第１傾斜面との間の第１角度は、前記チャネル層の上部面と前記チャネル層の第２傾斜面との間の第２角度より小さいか、又は同一であることを特徴とする。
【０００７】
また、上記目的を達成するためになされた本発明による半導体素子は、チャネル層と、前記チャネル層上に配置され、前記チャネル層と異なるエネルギーバンドギャップを有する物質を含むバリア層と、前記バリア層上に配置されるゲート電極と、前記バリア層と前記ゲート電極との間に配置されるゲート半導体層と、前記ゲート電極の両側に配置され、前記バリア層及び前記チャネル層の少なくとも一部を貫通して、前記バリア層の側面及び前記チャネル層の側面を覆うソース電極及びドレイン電極と、を有し、前記バリア層の側面は、前記チャネル層の上部面から傾斜し、不純物でドープされた第１傾斜面を含み、前記バリア層の下部面と前記バリア層の第１傾斜面との間の第１角度は、０度超過７０度以下であることを特徴とする。
【０００８】
また、上記目的を達成するためになされた本発明による半導体素子は、基板と、前記基板上のＧａＮを含むチャネル層と、前記チャネル層上に配置され、ＡｌＧａＮを含むバリア層と、第１方向に延長され、前記バリア層上に配置され、金属物質を含むゲート電極と、前記第１方向に延長され、前記バリア層と前記ゲート電極との間に配置され、ｐ型不純物がドープされているＧａＮを含むゲート半導体層と、前記第１方向と交差する第２方向に離隔して前記ゲート電極の両側に配置され、前記バリア層及び前記チャネル層の少なくとも一部を貫通して、前記バリア層の側面及び前記チャネル層の側面を覆うソース電極及びドレイン電極と、を有し、前記第１方向に互いに対向する前記バリア層の側面は、前記チャネル層の上部面から傾斜し、不純物でドープされた第１傾斜面を含み、前記第１方向に互いに対向する前記チャネル層の側面は、前記チャネル層の上部面から傾斜した第２傾斜面を含み、前記バリア層の下部面と前記バリア層の第１傾斜面との間の第１角度は、前記チャネル層の上部面と前記チャネル層の第２傾斜面との間の第２角度より小さいか、又は同一であることを特徴とする。
【発明の効果】
【０００９】
本発明に係る半導体素子によれば、バリア層が第１傾斜面を含み、チャネル層が第２傾斜面を含むことによって、バリア層の側面及びチャネル層の側面上にソース電極及びドレイン電極が容易に形成でき、ソース電極及びドレイン電極を形成するステップカバレッジが向上でき、これによってソース電極及びドレイン電極が安定した電気的特性を有することができる。
【図面の簡単な説明】
【００１０】
本発明の実施形態による半導体素子の概略構成を示す平面図である。
図１のＡ－Ａ’線に沿って切断した断面図である。
図１のＡ－Ａ’線に沿って切断した断面図である。
図１のＢ－Ｂ’線に沿って切断した断面図である。
図４のＡ１領域を拡大して示す断面図である。
本発明の他の実施形態による半導体素子の図４のＡ１領域に対応する部分を示す断面図である。
本発明の他の実施形態による半導体素子の図４のＡ１領域に対応する部分を示す断面図である。
本発明の他の実施形態による半導体素子の図４のＡ１領域に対応する部分を示す断面図である。
本発明の他の実施形態による半導体素子の概略構成を示す断面図である。
本発明の他の実施形態による半導体素子の概略構成を示す断面図である。
本発明の他の実施形態による半導体素子の概略構成を示す断面図である。
図１１のＡ２領域を拡大した断面図である。
本発明の他の実施形態による半導体素子の図１２のＡ２領域に対応する部分を示す断面図である。
本発明の他の実施形態による半導体素子を示す断面図である。
本発明の他の実施形態による半導体素子を示す平面図である。
本発明の他の実施形態による半導体素子を示す平面図である。
本発明の他の実施形態による半導体素子を示す平面図である。
図１７のＣ－Ｃ’線に沿って切断した断面図である。
本発明の実施形態による半導体素子の製造方法を示す断面図である。
本発明の実施形態による半導体素子の製造方法を示す断面図である。
本発明の実施形態による半導体素子の製造方法を示す断面図である。
本発明の実施形態による半導体素子の製造方法を示す断面図である。
本発明の実施形態による半導体素子の製造方法を示す断面図である。
本発明の実施形態による半導体素子の製造方法を示す断面図である。
本発明の実施形態による半導体素子の製造方法を示す断面図である。
本発明の実施形態による半導体素子の製造方法を示す断面図である。
本発明の実施形態による半導体素子の製造方法を示す断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許