特許ウォッチ

公開番号2025068577
公報種別公開特許公報(A)
公開日2025-04-28
出願番号2024116616
出願日2024-07-22
発明の名称半導体パッケージ及びその製造方法
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H01L 25/07 20060101AFI20250421BHJP(基本的電気素子)
要約【課題】工程が簡素化され、且つ、信頼性が向上した半導体パッケージ及びその製造方法を提供することである。
【解決手段】半導体パッケージは、第1パッドを含む第1半導体チップと、第1半導体チップと対向する前面に配置され、第1パッドに接する第2パッド及び第2パッドと電気的に連結され、前面の反対である裏面に延びる貫通電極を含む第2半導体チップと、第1、第2半導体チップの夫々の少なくとも一部を覆い、第1、第2半導体チップと対向する内面及び内面の反対である外面を有する誘電体層320と、誘電体層の外面の一部分上に配置され、貫通電極に電気的に連結されたバンプ構造物と、を含み、誘電体層は、無機粒子321及び無機粒子のそれぞれの少なくとも一側に結合され、無機粒子を媒介として内面及び外面に向かって連結される高分子鎖322を含む。
【選択図】図2a
特許請求の範囲【請求項１】
半導体パッケージであって、
第１パッドを含む第１半導体チップと、
前記第１半導体チップと対向する前面に配置され、前記第１パッドに接する第２パッド、及び前記第２パッドと電気的に連結され、前記前面の反対である裏面に延びる貫通電極を含む第２半導体チップと、
前記第１及び第２半導体チップのそれぞれの少なくとも一部を覆い、前記第１及び第２半導体チップと対向する内面及び前記内面の反対である外面を有する誘電体層と、
前記誘電体層の前記外面の一部分上に配置され、前記貫通電極に電気的に連結されたバンプ構造物と、
を含み、
前記誘電体層は、無機粒子、及び前記無機粒子のそれぞれの少なくとも一つの側に結合され、前記無機粒子を媒介として前記内面及び前記外面に向かって連結される高分子鎖を含む、半導体パッケージ。
続きを表示（約 1,200 文字）【請求項２】
前記無機粒子のそれぞれの前記少なくとも一側は負の極性を有し、
前記高分子鎖は、前記少なくとも一つの側と物理的に結合される官能基を含む、請求項１に記載の半導体パッケージ。
【請求項３】
前記官能基は前記少なくとも一つの側と水素結合される、請求項２に記載の半導体パッケージ。
【請求項４】
前記官能基は、窒素（Ｎ）、酸素（Ｏ）、及びフッ素（Ｆ）のうち少なくとも一つを含む、請求項２に記載の半導体パッケージ。
【請求項５】
前記無機粒子は、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ
２
Ｏ
３
）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ
３
Ｎ
４
）、窒化ホウ素（ＢＮ）、及びシリケート（ｓｉｌｉｃａｔｅ）のうち少なくとも一つを含む、請求項１に記載の半導体パッケージ。
【請求項６】
前記シリケートは、モンモリロナイト（Ｍｏｎｔｍｏｒｉｌｌｏｎｉｔｅ）、ノントロナイト（Ｎｏｎｔｒｏｎｉｔｅ）、バイデライト（Ｂｅｉｄｅｌｌｉｔｅ）、ボルコンスコイト（Ｖｏｌｋｏｎｓｋｏｉｔｅ）、ヘクトライト（Ｈｅｃｔｏｒｉｔｅ）、サポナイト（Ｓａｐｏｎｉｔｅ）、ラポナイト（Ｌａｐｏｎｉｔｅ）、ソーコナイト（Ｓａｕｃｏｎｉｔｅ）、マガディアイト（Ｍｅｇａｄｉｉｔｅ）、ケニヤアイト（Ｋｅｎｙａｉｔｅ）からなる群から選択されたスメクタイト（Ｓｍｅｃｔｉｔｅ）系物質；バーミキュライト（Ｖｅｒｍｉｃｕｌｉｔｅ）系物質；イライト（Ｉｌｌｉｔｅ）系物質；及びこれらの誘導体からなる群から１種以上選択された物質である、請求項５に記載の半導体パッケージ。
【請求項７】
前記高分子鎖は、エポキシ（ｅｐｏｘｙ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ、ＰＩ）、ベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）、ポリヒドロキシスチレン（ｐｏｌｙｈｙｄｒｏｘｙｓｔｙｒｅｎｅ、ＰＨＳ）、ポリヒドロキシブチレート（Ｐｏｌｙｈｙｄｒｏｘｙａｌｋａｎｏａｔｅ、ＰＨＢ）、及びポリベンゾオキサゾール（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ、ＰＢＯ）のうち少なくとも一つを含む、請求項１に記載の半導体パッケージ。
【請求項８】
前記誘電体層の熱伝導度は０．４Ｗ／ｍＫ以上である、請求項１に記載の半導体パッケージ。
【請求項９】
前記第１半導体チップは前記第１パッドを囲む第１絶縁層をさらに含み、
前記第２半導体チップは前記第２パッドを囲み、前記第１絶縁層と接する第２絶縁層をさらに含む、請求項１に記載の半導体パッケージ。
【請求項１０】
前記第１絶縁層及び前記第２絶縁層は、シリコン酸化物（ＳｉＯ）、シリコン窒化物（ＳｉＮ）、及びシリコン炭窒化物（ＳｉＣＮ）のうち少なくとも一つを含む、請求項９に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体パッケージ及びその製造方法に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
電子機器に装着される半導体装置は、小型化と共に高性能及び大容量化が要求される。これを実現するために、貫通電極（例えば、ＴｈｒｏｕｇｈＳｉｌｉｃｏｎＶｉａ）を用いて垂直方向に積層された半導体チップを相互連結する半導体パッケージの開発が行われている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする課題の一つは、工程が簡素化され、且つ信頼性が向上した半導体パッケージ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００４】
前述の課題を解決するための手段として、本発明の例示的な実施形態は、半導体パッケージであって、第１パッドを含む第１半導体チップと、上記第１半導体チップと対向する前面に配置され、上記第１パッドに接する第２パッド、及び上記第２パッドと電気的に連結され、上記前面の反対である裏面に延びる貫通電極を含む第２半導体チップと、上記第１及び第２半導体チップのそれぞれの少なくとも一部を覆い、上記第１及び第２半導体チップと対向する内面及び上記内面の反対である外面を有する誘電体層と、上記誘電体層の上記外面の一部分上に配置され、上記貫通電極に電気的に連結されたバンプ構造物と、を含み、上記誘電体層は、無機粒子、及び上記無機粒子のそれぞれの少なくとも一つの側に結合され、上記無機粒子を媒介として上記内面及び上記外面に向かって連結される高分子鎖を含む、半導体パッケージを提供する。
【０００５】
本発明の例示的な実施形態は、半導体パッケージであって、第１パッドを含む第１半導体チップと、上記第１パッドに接する第２パッド及び上記第２パッドと電気的に連結される貫通電極を含む、前記第１半導体チップの下に配置された第２半導体チップと、上記第１半導体チップ及び上記第２半導体チップのそれぞれの少なくとも一部を覆う誘電体層と、上記第２半導体チップの下に配置され、上記貫通電極に電気的に連結されたバンプ構造物と、を含み、上記誘電体層は、無機粒子及び高分子鎖が結合されたナノ複合体（ｎａｎｏｃｏｍｐｏｓｉｔｅ）である、半導体パッケージを提供する。
【０００６】
本発明の例示的な実施形態は、半導体パッケージであって、第１パッドを含む第１半導体チップと、上記第１パッドに接する第２パッド及び上記第２パッドと電気的に連結される貫通電極を含む、上記第１半導体チップの下に配置された第２半導体チップと、上記第１半導体チップの下で、上記第２半導体チップの側面及び上記第２半導体チップの裏面に突出した上記貫通電極の一部分を囲む誘電体層と、上記第２半導体チップの下に配置され、上記貫通電極に電気的に連結されたバンプ構造物と、を含み、上記誘電体層は、無機粒子を媒介として相互連結される高分子鎖を含む、半導体パッケージを提供する。
【０００７】
本発明の例示的な実施形態は、第１パッドを含む半導体ウエハを準備する段階と、前面に配置された第２パッド及び予備基板に埋め込まれた複数の予備貫通電極を含む予備半導体チップを上記半導体ウエハに取り付ける段階と、上記予備半導体チップの裏面に上記複数の予備貫通電極のそれぞれの少なくとも一部が露出するように上記予備基板をエッチングする段階と、上記予備半導体チップの上記裏面及び上記予備基板から露出した上記複数の予備貫通電極のそれぞれの上記少なくとも一部を覆う予備誘電体層を形成する段階－上記予備誘電体層はスピンコーティング工程で形成される－と、上記予備誘電体層、及び上記複数の予備貫通電極を研磨する段階－誘電体層、及び複数の貫通電極からなる平坦面が形成される－と、上記平坦面上にバンプ構造物を形成する段階と、を含む半導体パッケージの製造方法を提供する。
【発明の効果】
【０００８】
本発明の実施形態によれば、ナノ複合体を含む誘電体層を導入することにより、工程が簡素化され、且つ信頼性が向上した半導体パッケージ及びその製造方法を提供することができる。
【０００９】
本発明の多様かつ有益な利点及び効果は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。
【図面の簡単な説明】
【００１０】
本発明の例示的な実施形態に係る半導体パッケージを示す断面図である。
図１ａのＩ－Ｉ’線に沿った切断面を示す平面図である。
例示的な実施形態の誘電体層を説明するための図である。
例示的な実施形態の誘電体層を説明するための図である。
ナノ複合体の熱伝導特性を説明するためのグラフである。
例示的な実施形態の誘電体層の自己治癒特性を説明するための図である。
例示的な実施形態の誘電体層の自己治癒特性を説明するための図である。
例示的な実施形態の誘電体層の自己治癒特性を説明するための図である。
図１ａに示す半導体パッケージの製造方法を工程順序に従って示した断面図である。
図１ａに示す半導体パッケージの製造方法を工程順序に従って示した断面図である。
図１ａに示す半導体パッケージの製造方法を工程順序に従って示した断面図である。
図１ａに示す半導体パッケージの製造方法を工程順序に従って示した断面図である。
図１ａに示す半導体パッケージの製造方法を工程順序に従って示した断面図である。
本発明の例示的な実施形態に係る半導体パッケージを示す断面図である。
本発明の例示的な実施形態に係る半導体パッケージを示す断面図である。
本発明の例示的な実施形態に係る半導体パッケージを示す断面図である。
本発明の例示的な実施形態に係る半導体パッケージを示す断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許