特許ウォッチ

公開番号2025064899
公報種別公開特許公報(A)
公開日2025-04-17
出願番号2024090342
出願日2024-06-04
発明の名称半導体装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人個人,個人
主分類H01L 21/768 20060101AFI20250410BHJP(基本的電気素子)
要約【課題】電気的特性及び信頼度が向上された半導体装置を提供する。
【解決手段】本発明概念の一部の実施形態による半導体装置は互いに隣接する第1導電ライン、及び前記第1導電ラインの上面に接する導電構造体を含む。前記導電構造体は前記第1導電ラインの前記上面に接する下部及び前記導電構造体の前記下部上の上部を含む。前記導電構造体の前記下部の幅は前記第1導電ラインに近くなるほど、小さくなる。前記導電構造体の前記上部の幅は前記第1導電ラインに近くなるほど、大きくなる。
【選択図】図4C

特許請求の範囲【請求項１】
互いに隣接する第１導電ラインと、
前記第１導電ラインの上面に接する導電構造体と、を含み、
前記導電構造体は、前記第１導電ラインの前記上面に接する下部及び前記導電構造体の前記下部上の上部を含み、
前記導電構造体の前記下部の幅は、前記第１導電ラインに近くなるほど、小さくなり、
前記導電構造体の前記上部の幅は、前記第１導電ラインに近くなるほど、大きくなる半導体装置。
続きを表示（約 1,400 文字）【請求項２】
前記導電構造体は、前記第１導電ラインの前記上面に接するバリアー膜及び前記バリアー膜上の導電膜を含む請求項１に記載の半導体装置。
【請求項３】
前記バリアー膜は、前記第１導電ラインの前記上面に接する下部及び前記バリアー膜の前記下部上の上部を含み、
前記バリアー膜の前記上部の幅は、前記第１導電ラインに近くなるほど、大きくなる請求項２に記載の半導体装置。
【請求項４】
前記導電膜は、前記バリアー膜の前記下部によって囲まれる下部及び前記導電膜の前記下部上の上部を含み、
前記バリアー膜の前記下部の内側壁及び前記バリアー膜の前記上部の内側壁は、共面を成し、
前記バリアー膜の前記上部の外側壁及び前記導電膜の前記上部の外側壁は、共面を成す請求項３に記載の半導体装置。
【請求項５】
膜の前記下部及び前記導電膜の前記下部を囲む第１層間絶縁膜と、
前記バリアー膜の前記上部及び前記導電膜の前記上部を囲む第２層間絶縁膜と、をさらに含み、
前記バリアー膜の前記上部の前記外側壁及び前記導電膜の前記上部の前記外側壁は、前記第２層間絶縁膜の側壁に接する請求項４に記載の半導体装置。
【請求項６】
前記バリアー膜の前記上部は、前記バリアー膜の前記上部の前記外側壁及び前記バリアー膜の前記下部の外側壁を連結する連結面を含み、
前記連結面は、前記第１層間絶縁膜の上面に接する請求項５に記載の半導体装置。
【請求項７】
前記バリアー膜の前記上部の前記外側壁と前記第２層間絶縁膜の下面との間の角度は、鈍角であり、
前記バリアー膜の前記下部の外側壁と前記第１層間絶縁膜の上面との間の角度は、鈍角である請求項５に記載の半導体装置。
【請求項８】
前記導電構造体の前記下部を囲む第１層間絶縁膜と、
前記導電構造体の前記上部を囲む第２層間絶縁膜と、をさらに含み、
前記導電構造体の前記下部の外側壁と前記第１層間絶縁膜の上面との間の角度は、鈍角であり、
前記導電構造体の前記上部の外側壁と前記第２層間絶縁膜の下面との間の角度は、鈍角である請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項９】
前記第１層間絶縁膜の上面に接する第２導電ラインをさらに含み、
前記第２層間絶縁膜は、前記第２導電ラインを囲み、
前記第２導電ラインの幅は、前記第１導電ラインに近くなるほど、小さくなる請求項８に記載の半導体装置。
【請求項１０】
第１層間絶縁膜と、
前記第１層間絶縁膜上の蝕刻停止膜と、
前記蝕刻停止膜上の第２層間絶縁膜と、
前記第２層間絶縁膜上の第３層間絶縁膜と、
前記第１層間絶縁膜を通じて延長し、互いに隣接する第１導電ラインと、
前記第２層間絶縁膜、前記第３層間絶縁膜、及び前記蝕刻停止膜を通じて延長し、前記第１導電ラインの上面に接する導電構造体と、を含み、
前記第１層間絶縁膜は、前記第１導電ラインの間の介在部を含み、
前記第１導電ラインの前記上面及び前記介在部の上面は、互いに共面を成し、
前記導電構造体の下面は、前記第１導電ラインの前記上面及び前記介在部の前記上面に接する半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明概念の実施形態は半導体装置に関し、さらに詳細には導電構造体を含む半導体装置に関するものである。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
半導体装置はＭＯＳ電界効果トランジスタ（ＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴ）で構成された集積回路を含む。半導体装置のサイズ及びデザインルール（Ｄｅｓｉｇｎｒｕｌｅ）が縮小されるにつれ、ＭＯＳ電界効果トランジスタのサイズ縮小（ｓｃａｌｅｄｏｗｎ）もますます加速化されている。ＭＯＳ電界効果トランジスタのサイズ縮小に応じて半導体装置の動作特性が低下することがある。したがって、半導体装置の高集積化による限界を克服しながら、より優れた性能の半導体装置を形成するための様々な方法が研究されている。
【先行技術文献】
【特許文献】
【０００３】
米国特許１１，４４４，０２４Ｂ２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明概念の実施形態は電気的特性及び信頼度が向上された半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
一部の実施形態による半導体装置は、互いに隣接する第１導電ライン、及び前記第１導電ラインの上面に接する導電構造体を含み、前記導電構造体は前記第１導電ラインの前記上面に接する下部及び前記導電構造体の前記下部上の上部を含み、前記導電構造体の前記下部の幅は前記第１導電ラインに近くなるほど、小さくなり、前記導電構造体の前記上部の幅は前記第１導電ラインに近くなるほど、大きくなることができる。
【０００６】
一部の実施形態による半導体装置は、第１層間絶縁膜、前記第１層間絶縁膜上の蝕刻停止膜、前記蝕刻停止膜上の第２層間絶縁膜、前記第２層間絶縁膜上の第３層間絶縁膜、前記第１層間絶縁膜を通じて延長し、互いに隣接する第１導電ライン、前記第２層間絶縁膜、前記第３層間絶縁膜、及び前記蝕刻停止膜を通じて延長し、前記第１導電ラインの上面に接する導電構造体を含み、前記第１層間絶縁膜は前記第１導電ライン間の介在部を含み、前記第１導電ラインの前記上面及び前記介在部の上面は互いに共面を成し、前記導電構造体の下面は前記第１導電ラインの前記上面及び前記介在部の前記上面に接することができる。
【０００７】
一部の実施形態による半導体装置は活性パターンを含む基板、前記活性パターン上のソース／ドレーンパターン、前記ソース／ドレーンパターンの間のチャンネル構造体、前記チャンネル構造体と重畳されるゲート電極、各々の前記ソース／ドレーンパターン上の活性コンタクト、前記活性コンタクト上のカバー絶縁膜、前記カバー絶縁膜上の第１蝕刻停止膜、前記第１蝕刻停止膜上の第１層間絶縁膜、前記第１蝕刻停止膜及び前記第１層間絶縁膜を通じて延長され、互いに隣接する第１導電ライン、前記第１層間絶縁膜及び前記第１導電ライン上の第２蝕刻停止膜、前記第２蝕刻停止膜上の第２層間絶縁膜、前記第２層間絶縁膜上の第３層間絶縁膜、及び前記第２蝕刻停止膜、前記第２層間絶縁膜及び前記第３層間絶縁膜を通じて延長され、前記第１導電ラインの上面に接する導電構造体を含み、前記第１導電ラインの各々は前記活性コンタクト又は前記ゲート電極に電気的に連結され、前記導電構造体はバリアー膜及び前記バリアー膜上の導電膜を含み、前記バリアー膜の外側壁は前記第２層間絶縁膜の側壁に接し、前記導電膜の外側壁は前記第３層間絶縁膜の側壁に接することができる。
【０００８】
一部の実施形態による半導体装置の製造方法は第１層間絶縁膜を形成すること、前記第１層間絶縁膜を通じて延長し、互いに隣接する第１導電ラインを形成すること、前記第１層間絶縁膜及び前記第１導電ライン上に蝕刻停止膜を形成すること、前記蝕刻停止膜上に第２層間絶縁膜を形成すること、前記第２層間絶縁膜を蝕刻して第１開口を形成すること、前記第１開口を通じて前記蝕刻停止膜を蝕刻して、第１導電ラインを露出させること、前記第１導電ラインの上面、前記蝕刻停止膜の側壁、及び前記第２層間絶縁膜の側壁及び上面に接する予備バリアー膜を形成すること、前記予備バリアー膜上に予備導電膜を形成すること、前記予備導電膜上にマスク膜を形成すること、及び前記マスク膜を蝕刻マスクとして利用して前記予備導電膜及び前記予備バリアー膜を蝕刻することを含むことができる。
【発明の効果】
【０００９】
本発明概念の実施形態による半導体装置は導電構造体の上部の長さが最小化されることができるので、半導体装置の設計自由度が改善されることができる。
【００１０】
本発明概念の実施形態による半導体装置は導電構造体の下部を、ダマシン工程を通じて形成し、導電構造体の上部を蝕刻工程を通じて形成することによって、導電構造体の形成工程の難易度が改善されることができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許