特許ウォッチ

公開番号2025066660
公報種別公開特許公報(A)
公開日2025-04-23
出願番号2024172860
出願日2024-10-02
発明の名称不揮発性メモリ装置、及び、それを含む電子システム
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H10B 43/50 20230101AFI20250416BHJP()
要約【課題】工程難易度が低減され、素子性能及び信頼性が改善された不揮発性メモリ装置を提供する。
【解決手段】不揮発性メモリ装置100は、基板50上の連結領域CONのパッド領域PR上に階段状に積層される複数のゲート電極130及び複数のモールド絶縁層132を含むモールド構造体ST、第1、第2セル領域MCR1、2上において、モールド構造体を貫通し、複数のゲート電極と交差するチャネル構造体、連結領域のパッド領域上に、モールド構造体のプロファイルによって形成され、連結領域のパッド領域とウォール領域との境界上の側壁と階段形状を有する底面TR_bを含むトレンチTR、前記側壁上のライナ膜160、トレンチ内に、複数のゲート電極のうち1つのゲート電極のパッド部を露出させ、側壁に配されたライナ膜を露出させるリセスR、リセスを充填し、パッド部と接続するセルコンタクト180及びトレンチを充填するカバー絶縁層134を含む。
【選択図】図5
特許請求の範囲【請求項１】
第１セル領域と、第２セル領域と、前記第１セル領域と前記第２セル領域との連結領域と、を含む、基板と、
前記基板上に、順に積層され、前記連結領域のパッド領域上において階段状に積層される複数のゲート電極と、前記複数のゲート電極と相互に積層される複数のモールド絶縁層と、を含む、モールド構造体と、
前記第１セル領域上及び前記第２セル領域上において、前記モールド構造体を貫通し、前記複数のゲート電極と交差する、チャネル構造体と、
前記連結領域の前記パッド領域上に、前記モールド構造体のプロファイルによって形成され、前記連結領域の前記パッド領域とウォール領域との境界上の第１側壁と、階段形状を有する底面と、を含む、トレンチと、
前記トレンチの前記第１側壁上のライナ膜と、
前記トレンチ内に、前記複数のゲート電極のうち１つのゲート電極のパッド部を露出させ、前記第１側壁に配された前記ライナ膜を露出させるリセスと、
前記リセスを充填し、前記パッド部と接続されるセルコンタクトと、
前記トレンチを充填するカバー絶縁層と、を含み、
前記ライナ膜は、前記カバー絶縁層とエッチング選択比を有する、
ことを特徴とする、不揮発性メモリ装置。
続きを表示（約 1,500 文字）【請求項２】
前記セルコンタクトは、前記ライナ膜上において、前記ライナ膜と接触する第１側壁を含む、
ことを特徴とする、請求項１に記載の不揮発性メモリ装置。
【請求項３】
前記セルコンタクトは、ダム構造物によって取り囲まれる第２側壁を含み、
前記ダム構造物は、前記カバー絶縁層と前記セルコンタクトとの間に配置される、
ことを特徴とする、請求項１に記載の不揮発性メモリ装置。
【請求項４】
前記セルコンタクトの前記第２側壁は、前記ダム構造物と接触する、
ことを特徴とする、請求項３に記載の不揮発性メモリ装置。
【請求項５】
前記ダム構造物は、前記カバー絶縁層とのエッチング選択比を有する、
ことを特徴とする、請求項３に記載の不揮発性メモリ装置。
【請求項６】
前記ダム構造物及び前記ライナ膜は、同一物質を含む、
ことを特徴とする、請求項５に記載の不揮発性メモリ装置。
【請求項７】
前記モールド構造体は、前記ウォール領域上のウォール構造体を含み、
前記トレンチの前記第１側壁は、前記ウォール構造体の側壁の一部を露出させ、
前記ライナ膜は、前記ウォール構造体の前記側壁の前記一部と接触する、
ことを特徴とする、請求項１に記載の不揮発性メモリ装置。
【請求項８】
前記第１セル領域及び前記第２セル領域は、第１水平方向に離隔され、
前記パッド領域及び前記ウォール領域は、前記連結領域上において、前記第１水平方向と交差する第２水平方向に配列される、
ことを特徴とする、請求項１に記載の不揮発性メモリ装置。
【請求項９】
周辺回路基板と、
前記周辺回路基板上に配置される周辺回路素子と、
前記周辺回路基板上に、第１セル領域、前記第１セル領域と第１水平方向に離隔された第２セル領域、及び、前記第１セル領域と前記第２セル領域との間に配置され、前記第１水平方向と交差する第２水平方向に配列されたパッド領域と、ウォール領域と、を含む連結領域を含む、セル基板と、
前記セル基板上において順に積層され、前記連結領域の前記パッド領域上において階段状に積層される複数のゲート電極と、前記複数のゲート電極と相互に積層される複数のモールド絶縁層と、を含むモールド構造体であり、前記連結領域の前記ウォール領域上のウォール構造体を含む、モールド構造体と、
前記第１セル領域上及び前記第２セル領域上において、前記モールド構造体を貫通し、前記複数のゲート電極と交差する、チャネル構造体と、
前記パッド領域上において、前記ウォール構造体の側壁上の第１側壁を含み、前記複数のゲート電極のうち１つのゲート電極のパッド部に接続する、セルコンタクトと、
前記セルコンタクトの前記第１側壁上に配置され、前記第１水平方向に延長される第１部分を含む、ライナ膜と、
前記パッド領域上において、前記セルコンタクトの第１側壁と反対になる第２側壁を取り囲む、カバー絶縁層と、
前記セルコンタクトの前記第２側壁と前記カバー絶縁層との間に配置される、ダム構造物と、を含み、
前記ライナ膜は、前記セルコンタクトの前記第１側壁に接し、
前記ダム構造物は、前記カバー絶縁層とのエッチング選択比を有する、
ことを特徴とする、不揮発性メモリ装置。
【請求項１０】
平面視において、前記セルコンタクトの前記第２側壁は、前記第１側壁に対し、凹状である、
ことを特徴とする、請求項９に記載の不揮発性メモリ装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、不揮発性メモリ装置、及び、それを含む電子システムに関し、さらに詳細には、垂直チャネルを有する不揮発性メモリ装置、及び、それを含む電子システムに関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
消費者が要求するすぐれた性能、及び、廉価な価格を充足させるために、不揮発性メモリ装置の集積度を上昇させる必要がある。該不揮発性メモリ装置の場合、その集積度が製品の価格を決定する重要な要因であるために、特に、上昇された集積度が要求されている。
【０００３】
なお、二次元または平面の不揮発性メモリ装置の場合、その集積度は、単位メモリセルが占有する面積によって主に決定されるので、微細パターン形成技術のレベルに大きく影響を受ける。しかしながら、パターンの微細化のためには、超高価な装備が必要であるために、二次元不揮発性メモリ装置の集積度は、上昇はしているが、依然として、制限的である。それにより、三次元的に配列されるメモリセルを具備する三次元不揮発性メモリ装置が提案されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする技術的課題は、工程難易度が低減された不揮発性メモリ装置を提供することである。
【０００５】
また、本発明が解決しようとする技術的課題は、工程難易度が低減された電子システムを提供することである。
【０００６】
また、本発明が解決しようとする技術的課題は、素子性能及び信頼性を改善させ得る不揮発性メモリ装置を提供することである。
【０００７】
また、本発明が解決しようとする技術的課題は、素子性能及び信頼性を改善させ得る電子システムを提供することである。
【０００８】
本発明が解決しようとする技術的課題は、以上で言及された課題に制限されるものではなく、言及されていない他の課題は、以下の記載から、通常の技術者によって、明確に理解され得るであろう。
【課題を解決するための手段】
【０００９】
本発明の例示的な実施形態により、不揮発性メモリ装置が提供される。該不揮発性メモリ装置は、第１セル領域と、第２セル領域と、前記第１セル領域と前記第２セル領域との連結領域と、を含む基板、前記基板上に、順に積層され、前記連結領域のパッド領域上において階段状に積層される複数のゲート電極と、前記複数のゲート電極と相互に積層される複数のモールド絶縁層と、を含むモールド構造体、前記第１セル領域上及び前記第２セル領域上において、前記モールド構造体を貫通し、前記複数のゲート電極と交差するチャネル構造体、前記連結領域の前記パッド領域上に、前記モールド構造体のプロファイルによって形成され、前記連結領域の前記パッド領域とウォール領域との境界上の第１側壁と、階段形状を有する底面と、を含むトレンチ、前記トレンチの前記第１側壁上のライナ膜、前記トレンチ内に、前記複数のゲート電極のうち１つのゲート電極のパッド部を露出させ、前記第１側壁に配された前記ライナ膜を露出させるリセス、前記リセスを充填し、前記パッド部と接続されるセルコンタクト、及び、前記トレンチを充填するカバー絶縁層、を含み、前記ライナ膜は、前記カバー絶縁層とエッチング選択比を有する、ことを特徴とする。
【００１０】
本発明の例示的な実施形態により、不揮発性メモリ装置が提供される。該不揮発性メモリ装置は、周辺回路基板、前記周辺回路基板上に配置される周辺回路素子、前記周辺回路基板上に、第１セル領域、前記第１セル領域と第１水平方向に離隔された第２セル領域、及び、前記第１セル領域と前記第２セル領域との間に配置され、前記第１水平方向と交差する第２水平方向に配列されたパッド領域と、ウォール領域と、を含む連結領域、を含むセル基板、前記セル基板上において順に積層され、前記連結領域の前記パッド領域上において階段状に積層される複数のゲート電極と、前記複数のゲート電極と相互に積層される複数のモールド絶縁層と、を含むモールド構造体であり、前記連結領域の前記ウォール領域上のウォール構造体を含む、モールド構造体、前記第１セル領域上及び前記第２セル領域上において、前記モールド構造体を貫通し、前記複数のゲート電極と交差するチャネル構造体、前記パッド領域上において、前記ウォール構造体の側壁上の第１側壁を含み、前記複数のゲート電極のうち１つのゲート電極のパッド部に接続するセルコンタクト、前記セルコンタクトの前記第１側壁上に配され、前記第１水平方向に延長される第１部分を含むライナ膜、前記パッド領域上において、前記セルコンタクトの第１側壁と反対になる第２側壁を取り囲むカバー絶縁層、及び、前記セルコンタクトの前記第２側壁と前記カバー絶縁層との間に配されるダム構造物、を含み、前記ライナ膜は、前記セルコンタクトの前記第１側壁に接し、前記ダム構造物は、前記カバー絶縁層とエッチング選択比を有する、ことを特徴とする。
（【００１１】以降は省略されています）

関連特許