特許ウォッチ

公開番号2025032998
公報種別公開特許公報(A)
公開日2025-03-12
出願番号2024143451
出願日2024-08-23
発明の名称イメージセンサー
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H10F 39/18 20250101AFI20250305BHJP()
要約【課題】動的範囲を確保し、より小さいサイズのピクセルを有するイメージセンサーを提供する。
【解決手段】第1、第2ピクセル領域PR1、PR2を含む第1半導体基板100と、第1ピクセル領域に提供される第1光電変換素子PD1と、第2ピクセル領域に提供される第2光電変換素子PD2と、第1、第2ピクセル領域に夫々提供される第1、第2フローティング拡散領域FD1、FD2aと、第1光電変換素子と第1フローティング拡散領域の間に配置される第1トランスファーゲート電極TG1と、第2光電変換素子と第2フローティング拡散領域の間に配置される第2トランスファーゲート電極TG2と、第1半導体基板の上の第2半導体基板200と、第1、第2光電変換素子と接続する複数のピクセルトランジスタと、を有し、第2光電変換素子の幅は、第1光電変換素子の幅より小さく、ピクセルトランジスタの少なくとも一部は、第2半導体基板に提供される。
【選択図】図5A
特許請求の範囲【請求項１】
第１ピクセル領域及び第２ピクセル領域を含む第１半導体基板と、
前記第１ピクセル領域に提供される第１光電変換素子と、
前記第２ピクセル領域に提供される第２光電変換素子と、
前記第１ピクセル領域に提供される第１フローティング拡散領域と、
前記第２ピクセル領域に提供される第２フローティング拡散領域と、
前記第１光電変換素子と前記第１フローティング拡散領域との間に配置される第１トランスファーゲート電極と、
前記第２光電変換素子と前記第２フローティング拡散領域との間に配置される第２トランスファーゲート電極と、
前記第１半導体基板の上の第２半導体基板と、
前記第１及び第２光電変換素子と接続される複数のピクセルトランジスタと、を有し、
前記第２光電変換素子の幅は、前記第１光電変換素子の幅より小さく、
前記ピクセルトランジスタの中の少なくとも一部は、前記第２半導体基板に提供されることを特徴とするイメージセンサー。
続きを表示（約 1,300 文字）【請求項２】
前記ピクセルトランジスタの中の一部は、前記第１半導体基板の前記第１ピクセル領域に提供されることを特徴とする請求項１に記載のイメージセンサー。
【請求項３】
前記ピクセルトランジスタは、
前記第１半導体基板に提供され、前記第１フローティング拡散領域と接続される二重変換利得トランジスタと、
前記第１半導体基板に提供されるソースフォロワートランジスタと、を含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項４】
前記ピクセルトランジスタは、
前記第２半導体基板に提供され、前記ソースフォロワートランジスタと接続される選択トランジスタと、
前記第２半導体基板に提供され、前記二重変換利得トランジスタと接続されるリセットトランジスタと、
前記第２半導体基板に提供され、前記第２フローティング拡散領域と接続される第１スイッチングトランジスタと、
前記第２半導体基板に提供され、前記第２フローティング拡散領域と接続される第２スイッチングトランジスタと、をさらに含むことを特徴とする請求項３に記載のイメージセンサー。
【請求項５】
前記ピクセルトランジスタは、
前記第２半導体基板に提供され、前記第１フローティング拡散領域と接続される二重変換利得トランジスタと、
前記第２半導体基板に提供されるソースフォロワートランジスタと、を含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項６】
前記ピクセルトランジスタは、
前記第２半導体基板に提供され、前記ソースフォロワートランジスタと接続される選択トランジスタと、
前記第２半導体基板に提供され、前記二重変換利得トランジスタと接続されるリセットトランジスタと、
前記第２半導体基板に提供され、前記二重変換利得トランジスタと接続される第１スイッチングトランジスタと、
前記第２半導体基板に提供され、前記第２フローティング拡散領域と接続される第２スイッチングトランジスタと、をさらに含むことを特徴とする請求項５に記載のイメージセンサー。
【請求項７】
前記ピクセルトランジスタは、前記第２半導体基板に提供され、前記第１フローティング拡散領域及び前記ソースフォロワートランジスタと接続される第３スイッチングトランジスタをさらに含むことを特徴とする請求項５に記載のイメージセンサー。
【請求項８】
前記第２フローティング拡散領域とピクセル電源電圧との間に接続されるキャパシタをさらに含む請求項１に記載のイメージセンサー。
【請求項９】
前記第１半導体基板の上の第１層間絶縁膜内に配置される第１キャパシタと、
前記第２半導体基板の上の第２層間絶縁膜内に配置される第２キャパシタと、をさらに有し、
前記第１及び第２キャパシタは、互いに並列接続されることを特徴とする請求項１に記載のイメージセンサー。
【請求項１０】
前記第１及び第２トランスファーゲート電極の各々は、前記第１半導体基板の一部を垂直に貫通することを特徴とする請求項１に記載のイメージセンサー。

発明の詳細な説明【技術分野】
【０００１】
本発明はイメージセンサーに関し、特に、高い動的範囲を維持しながら、より小さいサイズのピクセルを有するイメージセンサーに関する。
続きを表示（約 3,300 文字）【背景技術】
【０００２】
イメージセンサーは、光学映像を電気信号に変換させる。
コンピュータ産業と通信産業の発達につれてデジタルカメラ、ビデオカメラ、ＰＣＳ（ＰｅｒｓｏｎａｌＣｏｍｍｕｎｉｃａｔｉｏｎＳｙｓｔｅｍ）、ゲーム機器、警備用カメラ、医療用マイクロカメラ等様々な分野で性能が向上されたイメージセンサーの需要が増大している。
イメージセンサーとしては電荷結合素子（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ：ＣＣＤ）及びＣＭＯＳイメージセンサーがある。
【０００３】
この中で、ＣＭＯＳイメージセンサーは駆動方式が簡単であり、信号処理回路を単一チップに集積することができるので、製品の小型化が可能である。
ＣＭＯＳイメージセンサーは、電力消費もまた非常に低いので、バッテリー容量が制限的である製品に適用が容易である。
また、ＣＭＯＳイメージセンサーは、ＣＭＯＳ工程技術を互換して使用できるので、製造単価を下げることができる。
したがって、ＣＭＯＳイメージセンサーは、技術開発と共に高解像度が具現可能につれ、その使用が急激に増えている。
【先行技術文献】
【特許文献】
【０００４】
米国特許出願公開第１１，６００，６５１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上記従来のイメージセンサーにおける課題に鑑みてなされたものであって、本発明の目的は、動的範囲を確保し、より小さいサイズのピクセルを有するイメージセンサーを提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明によるイメージセンサーは、第１ピクセル領域及び第２ピクセル領域を含む第１半導体基板と、前記第１ピクセル領域に提供される第１光電変換素子と、前記第２ピクセル領域に提供される第２光電変換素子と、前記第１ピクセル領域に提供される第１フローティング拡散領域と、前記第２ピクセル領域に提供される第２フローティング拡散領域と、前記第１光電変換素子と前記第１フローティング拡散領域との間に配置される第１トランスファーゲート電極と、前記第２光電変換素子と前記第２フローティング拡散領域との間に配置される第２トランスファーゲート電極と、前記第１半導体基板の上の第２半導体基板と、前記第１及び第２光電変換素子と接続される複数のピクセルトランジスタと、を有し、前記第２光電変換素子の幅は、前記第１光電変換素子の幅より小さく、前記ピクセルトランジスタの中の少なくとも一部は、前記第２半導体基板に提供されることを特徴とする。
【０００７】
また、解決しようとする課題を達成するために本発明の実施形態によるイメージセンサーは、第１半導体基板に提供される第１及び第２光電変換素子を含む光電変換回路層と、第２半導体基板を含み、前記光電変換回路層上に配置されるピクセル回路層、及び前記ピクセル回路層上に配置され、第３半導体基板に提供されるロジック回路を含むロジック回路層を有し、前記光電変換回路層は、前記第１半導体基板に提供され、第１フローティング拡散領域と第３フローティング拡散領域との間に接続される二重変換利得トランジスタＤＣＸ、前記第１半導体基板に提供され、前記第１フローティング拡散領域と接続されるソースフォロワートランジスタＳＦ、前記第１光電変換素子と前記第１フローティング拡散領域との間に配置される第１トランスファーゲート電極ＴＧ１及び前記第２光電変換素子と第２フローティング拡散領域との間に配置される第２トランスファーゲート電極ＴＧ２を含み、前記ピクセル回路層は、前記第２半導体基板に提供され、前記第３フローティング拡散領域と接続されるリセットトランジスタＲＸ、前記第２半導体基板に提供され、前記二重変換利得トランジスタと接続される第１スイッチングトランジスタＳＧ１及び前記第２半導体基板に提供され、前記第２フローティング拡散領域と接続される第２スイッチングトランジスタＳＧ２を含み、前記第２光電変換素子の幅は前記第１光電変換素子の幅より小さい。
【０００８】
また、解決しようとする課題を達成するために本発明の実施形態によるイメージセンサーは、第１半導体基板に提供される第１及び第２光電変換素子を含む光電変換回路層、第２半導体基板を含み、前記光電変換回路層上に配置されるピクセル回路層、及び前記ピクセル回路層上に配置され、第３半導体基板に提供されるロジック回路を含むロジック回路層を有し、前記光電変換回路層は、前記第１光電変換素子と第１フローティング拡散領域との間に配置される第１トランスファーゲート電極及び前記第２光電変換素子と第２フローティング拡散領域との間に配置される第２トランスファーゲート電極を含み、前記ピクセル回路層は、前記第２半導体基板に提供され、前記第１フローティング拡散領域と第３フローティング拡散領域との間に接続される二重変換利得トランジスタＤＣＧ、前記第２半導体基板に提供されるソースフォロワートランジスタＳＦ、前記第２半導体基板に提供され、前記第３フローティング拡散領域と接続されるリセットトランジスタＲＸ、前記第２半導体基板に提供され、前記二重変換利得トランジスタと接続される第１スイッチングトランジスタＳＧ１、前記第２半導体基板に提供され、前記第２フローティング拡散領域と接続される第２スイッチングトランジスタＳＧ２、及び前記第２半導体基板に提供され、前記ソースフォロワートランジスタ及び前記第１フローティング拡散領域と接続される第３スイッチングトランジスタＳＧ３を含み、前記第２光電変換素子の幅は、前記第１光電変換素子の幅より小さい。
【発明の効果】
【０００９】
本発明に係るイメージセンサーによれば、ピクセルトランジスタを第１半導体基板及び第２半導体基板に分けて配置することができ、第１半導体基板に配置された第１及び第２トランスファーゲート電極と一部のピクセルトランジスタによって高い動的範囲（ＨＤＲ）を確保することができ、これに加えて第２半導体基板に一部のピクセルトランジスタを配置することによって単位ピクセルのサイズを低下させることができる。
【図面の簡単な説明】
【００１０】
本発明の実施形態によるイメージセンサーの概略構成を示すブロック図である。
本発明の実施形態によるイメージセンサーの概略的な分解斜視図である。
本発明の実施形態によるイメージセンサーの概略的な分解斜視図である。
本発明の実施形態によるピクセルアレイの単位ピクセルを示す回路図である。
本発明の実施形態によるピクセルアレイの単位ピクセルを示す回路図である。
図３Ａに示した回路図を有する単位ピクセルを例示的に示す平面図である。
図３Ｂに示した回路図を有する単位ピクセルを例示的に示す平面図である。
本発明の実施形態によるイメージセンサーの概略構成を示す部分断面図である。
本発明の他の実施形態によるイメージセンサーの概略構成を示す部分断面図である。
本発明の他の実施形態によるイメージセンサーの概略構成を示す部分断面図である。
本発明の他の実施形態によるイメージセンサーの概略構成を示す部分断面図である。
本発明の実施形態によるイメージセンサーの部分平面図である。
本発明の実施形態によるイメージセンサーの動作を説明するためのタイミング図である。
本発明の実施形態によるイメージセンサーの概略構成を示す部分断面図である。
本発明の実施形態によるイメージセンサーの概略構成を示す部分断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許