特許ウォッチ

公開番号2025040960
公報種別公開特許公報(A)
公開日2025-03-25
出願番号2024153757
出願日2024-09-06
発明の名称キャパシタ構造物を含む半導体装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H10D 1/68 20250101AFI20250317BHJP()
要約【課題】キャパシタ構造物を含む半導体装置を提供する。
【解決手段】当該半導体装置は、基板上に配されるキャパシタ構造物を含み、該キャパシタ構造物は、第1電極構造物であり、基板の上面に垂直な第1方向に互いに離隔された複数の第1水平電極部と、複数の第1水平電極部それぞれに連結され、第1方向に延びる第1導電ピラーと、を含む第1電極構造物;第2電極構造物であり、複数の第1水平電極部を貫通し、第1方向に延びる第2導電ピラーと、第2導電ピラーの側壁上において、第1方向に互いに離隔され、上記複数の第1水平電極部と交互に配される複数の第2水平電極部と、を含む第2電極構造物;並びに第2導電ピラーの側壁と上記複数の第1水平電極部との間、及び上記複数の第2水平電極部それぞれの上面上、側面上及び底面上に配されるキャパシタ誘電層;を含む。
【選択図】図1

特許請求の範囲【請求項１】
基板上に配されるキャパシタ構造物を含み、前記キャパシタ構造物は、
第１電極構造物であり、前記基板の上面に垂直な第１方向に互いに離隔された複数の第１水平電極部と、前記複数の第１水平電極部それぞれに連結され、前記第１方向に延びる第１導電ピラーと、を含む第１電極構造物と、
第２電極構造物であり、前記複数の第１水平電極部を貫通し、前記第１方向に延びる第２導電ピラーと、前記第２導電ピラーの側壁上において、前記第１方向に互いに離隔され、前記複数の第１水平電極部と交互に配される複数の第２水平電極部と、を含む第２電極構造物と、
前記第２導電ピラーの前記側壁と前記複数の第１水平電極部との間、及び前記複数の第２水平電極部それぞれの上面上、側面上及び底面上に配されるキャパシタ誘電層と、を含むことを特徴とする半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第２導電ピラーは、円形平面形状を有し、
前記複数の第２水平電極部それぞれは、前記第２導電ピラーを取り囲む環状平面形状を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数の第２水平電極部のうち少なくとも１つの第２水平電極部の側面は、前記少なくとも１つの第２水平電極部と同一レベルに配される前記第２導電ピラーの部分の側面と同心円をなすことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１導電ピラーは、第１水平方向に延び、
前記第２導電ピラーは、前記第１水平方向に延び、前記第１導電ピラーから第２水平方向に離隔されて配されることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記複数の第２水平電極部それぞれは、
前記第２導電ピラーの第１側面上に配される第１サブ電極部と、
前記第２導電ピラーの前記第１側面とは反対側の第２側面上に配される第２サブ電極部と、を含み、
前記第１サブ電極部の前記第２水平方向における幅が、前記第２サブ電極部の前記第２水平方向における幅と同じであることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１電極構造物は、
前記複数の第１水平電極部と交互に配される複数のモールド絶縁層をさらに含み、
前記複数のモールド絶縁層それぞれは、互いに前記第１方向にオーバーラップされる位置に複数の開口部を含み、
前記複数の開口部内に、前記複数の第２水平電極部が配されることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記複数の第２水平電極部それぞれの前記側面上に配される前記キャパシタ誘電層の部分は、前記複数のモールド絶縁層の前記複数の開口部のうち対応する開口部内に配されることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記複数の第２水平電極部それぞれの前記側面上に配される前記キャパシタ誘電層の部分は、前記複数のモールド絶縁層のうち対応するモールド絶縁層と接触することを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記複数のモールド絶縁層は、シリコン窒化物を含み、
前記複数の第１水平電極部は、ドーピングされるか、あるいはドーピングされていないポリシリコンを含むことを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記第１電極構造物は、
前記複数の第１水平電極部と前記キャパシタ誘電層との間、及び前記複数のモールド絶縁層と前記キャパシタ誘電層との間に介在される伝導性電極層をさらに含み、
前記伝導性電極層は、チタン、タンタル、タングステン、モリブデン、ニオブ、チタン窒化物、タンタル窒化物、タングステン窒化物、モリブデン窒化物、ニオブ窒化物のうち少なくとも一つを含むことを特徴とする請求項６に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、キャパシタ構造物を含む半導体装置に係り、さらに詳細には、三次元構造のキャパシタ構造物を含む半導体装置に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
電子装置の発達により、集積回路装置またはイメージセンサのような半導体装置が高度に集積化されて小型化されている。半導体装置の高集積化、小型化と共に、キャパシタのような受動素子の集積化、小型化も要求される。例えば、高い解像度のイメージセンサなどに使用されるために、相対的に小さい面積でも、高いキャパシタンスを有するキャパシタ開発が要求される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする課題は、高められたキャパシタンスを有するキャパシタ構造物を含む半導体装置を提供することである。
【課題を解決するための手段】
【０００４】
前述の技術的課題を達成するための例示的な実施形態による半導体装置は、基板上に配されるキャパシタ構造物を含み、前記キャパシタ構造物は、第１電極構造物であり、前記基板の上面に垂直な第１方向に互いに離隔された複数の第１水平電極部と、前記複数の第１水平電極部それぞれに連結され、前記第１方向に延びる第１導電ピラーと、を含む第１電極構造物；第２電極構造物であり、前記複数の第１水平電極部を貫通し、前記第１方向に延びる第２導電ピラーと、前記第２導電ピラーの側壁上において、前記第１方向に互いに離隔され、前記複数の第１水平電極部と交互に配される複数の第２水平電極部と、を含む第２電極構造物；並びに前記第２導電ピラーの前記側壁と前記複数の第１水平電極部との間、及び前記複数の第２水平電極部それぞれの上面上、側面上及び底面上に配されるキャパシタ誘電層；を含む。
【０００５】
前記技術的課題を達成するための例示的な実施形態による半導体装置は、基板上に配されるキャパシタ構造物を含み、前記キャパシタ構造物は、第１電極構造物であり、前記基板の上面に垂直な第１方向に互いに離隔された複数の第１水平電極部と、前記複数の第１水平電極部と交互に配され、互いに前記第１方向にオーバーラップされる位置に複数の開口部を含む複数のモールド絶縁層と、前記複数の第１水平電極部それぞれに連結され、前記第１方向に延びる第１導電ピラーと、を含む第１電極構造物；第２電極構造物であり、前記複数の第１水平電極部を貫通し、前記第１方向に延びる第２導電ピラーと、前記第２導電ピラーの側壁上において、前記第１方向に互いに離隔され、前記複数の開口部内にそれぞれ配される複数の第２水平電極部と、を含む第２電極構造物；並びに前記第１電極構造物と前記第２電極構造物との間に配されるキャパシタ誘電層であり、前記複数の開口部内において、前記複数の第２水平電極部それぞれの上面上、側面上及び底面上に配される部分を含むキャパシタ誘電層を含む。
【０００６】
前記技術的課題を達成するための例示的な実施形態による半導体装置は、複数のピクセル領域が定義され、それぞれのピクセル領域内に光電変換領域を含む半導体基板；前記半導体基板上に配されるキャパシタ構造物と、を含み、前記キャパシタ構造物は、第１電極構造物であり、前記半導体基板の上面に垂直な第１方向に互いに離隔された複数の第１水平電極部と、前記複数の第１水平電極部それぞれに連結され、前記第１方向に延びる第１導電ピラーと、を含む第１電極構造物；第２電極構造物であり、前記複数の第１水平電極部を貫通し、前記第１方向に延びる第２導電ピラーと、前記第２導電ピラーの側壁上において、前記第１方向に互いに離隔され、前記複数の第１水平電極部と交互に配される複数の第２水平電極部と、を含む第２電極構造物；並びに前記第２導電ピラーの前記側壁と前記複数の第１水平電極部との間、及び前記複数の第２水平電極部それぞれの上面上、側面上及び底面上に配されるキャパシタ誘電層；を含む。
【発明の効果】
【０００７】
本発明の技術的思想によれば、キャパシタ構造物は、複数の第１水平電極部と、複数の第１モールド絶縁層とのスタック構造を有する第１電極構造物；及び第１モールド絶縁層の開口部内に配される複数の第２水平電極部を有する第２電極構造物によって構成され、複数の第１水平電極部と、複数の第２水平電極部との間の面積が、有効キャパシタンス面積に対応しうる。前記キャパシタ構造物は、三次元積層構造を有するので、相対的に狭い面積でもって、高いキャパシタンスを有しうる。
【図面の簡単な説明】
【０００８】
例示的な実施形態による半導体装置を示す斜視図である。
図１の半導体装置を示す断面図である。
図２のＣＸ１部分の拡大図である。
第１電極構造物と第２電極構造物との多様な平面レイアウトを示す平面図である。
第１電極構造物と第２電極構造物との多様な平面レイアウトを示す平面図である。
第１電極構造物と第２電極構造物との多様な平面レイアウトを示す平面図である。
第１電極構造物と第２電極構造物との多様な平面レイアウトを示す平面図である。
例示的な実施形態による半導体装置を示す断面図である。
図８のＣＸ１部分の拡大図である。
例示的な実施形態による半導体装置を示す断面図である。
図１０のＣＸ１部分の拡大図である。
例示的な実施形態による半導体装置を示す断面図である。
例示的な実施形態による半導体装置を示す断面図である。
例示的な実施形態による半導体装置を示す断面図である。
例示的な実施形態による半導体装置を示す断面図である。
例示的な実施形態による半導体装置を示す断面図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
【０００９】
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
例示的な実施形態による半導体装置の製造方法を示す概略図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照し、本発明の技術的思想の例示的な実施形態について詳細に説明する。
（【００１１】以降は省略されています）

関連特許