TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025018993
公報種別公開特許公報(A)
公開日2025-02-06
出願番号2024117373
出願日2024-07-23
発明の名称半導体装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H10D 84/85 20250101AFI20250130BHJP()
要約【課題】電気的特性及び信頼性が向上した半導体装置を提供する。
【解決手段】
半導体装置について記載した。装置は、基板上の活性領域の上に下部および上部チャネル層を含む。装置は、下部および上部チャネルの間に配置された中間絶縁構造物をさらに含む。装置は、チャネル層を取り囲むゲート構造物、ゲート構造物の少なくとも1つの側の上の活性領域上に配置された下部および上部ソース/ドレイン領域を含む。下部および上部ソース/ドレイン領域の間にバリア構造物がある。下部および上部ソース/ドレイン領域は、各々が、下部リセス領域および上部リセス領域をそれぞれ満たし得る。これらのリセス領域は、それぞれのチャネル層、ゲート構造物、およびバリア構造物によって定義される。上部および下部リセス領域の内部の側面傾斜は変化し得て、リセス領域の各々の側面傾斜は、互いと異なり得る。
【選択図】図2b

特許請求の範囲【請求項1】
基板上で第1方向に延びる活性領域と、
前記基板上に配置され、前記活性領域を定義する素子分離膜と、
前記基板の上面と垂直な垂直方向に互いに離隔した下部チャネル層と、
前記下部チャネル層上に、前記垂直方向に互いから離隔して配置された上部チャネル層と、
前記下部チャネル層のうち最上位の下部チャネル層と前記上部チャネル層のうち最下位の上部チャネル層との間に配置される中間絶縁構造物と、
前記活性領域と交差して前記下部チャネル層の各々及び前記上部チャネル層の各々を囲み、第2方向に延びるゲート構造物と、
前記ゲート構造物の少なくとも一側で前記活性領域上に配置され、前記下部チャネル層に連結される下部ソース/ドレイン領域と、
前記ゲート構造物の少なくとも一側で前記上部チャネル層にそれぞれ連結され、前記下部ソース/ドレイン領域と前記垂直方向に離隔する上部ソース/ドレイン領域と、
前記下部ソース/ドレイン領域と前記上部ソース/ドレイン領域との間に配置されるバリア構造物を含むが、
前記下部ソース/ドレイン領域は、前記下部チャネル層の側面、前記ゲート構造物の側面、及び前記活性領域の上面によって定義された下部リセス領域を充填し、
前記上部ソース/ドレイン領域は、前記上部チャネル層の側面、前記ゲート構造物の側面、前記バリア構造物の下面及び側面によって定義された上部リセス領域を充填し、
前記下部リセス領域の側面の傾きと前記上部リセス領域の側面の傾きは、互いに逆符号の傾きを有する、半導体装置。
続きを表示(約 1,100 文字)【請求項2】
前記下部リセス領域の側面と前記上部リセス領域の側面が接する部分である中間部をさらに含み、
前記中間部は、前記下部リセス領域の側面の傾きが正の傾きまたは負の傾きに、前記上部リセス領域の側面の傾きが負の傾きまたは正の傾きに切り替わる部分である、請求項1に記載の半導体装置。
【請求項3】
前記中間部のレベルは、前記中間絶縁構造物の上面のレベルと同一またはそれよりも低く、前記中間絶縁構造物の下面のレベルと同一またはそれよりも高い、請求項2に記載の半導体装置。
【請求項4】
前記中間部は、前記下部ソース/ドレイン領域の側面と前記上部ソース/ドレイン領域の側面が延長されて接する部分である、請求項2に記載の半導体装置。
【請求項5】
前記中間部のレベルは、前記中間絶縁構造物の下面の下方に位置する前記ゲート構造物の最上面のレベルと同一またはそれよりも高く、前記中間絶縁構造物の上面の上方に位置する前記ゲート構造物の最下面のレベルと同一またはそれよりも低い、請求項2に記載の半導体装置。
【請求項6】
前記下部ソース/ドレイン領域及び前記上部ソース/ドレイン領域の少なくとも一つと接触し、前記第1方向に沿った前記ゲート構造物の両側に配置される内部スペーサ層をさらに含む、請求項1に記載の半導体装置。
【請求項7】
前記上部チャネル層のうち最上部チャネル層の厚さは、前記下部チャネル層の各々の厚さよりも大きく、また前記最上部チャネル層を除いた上部チャネル層の各々の厚さよりも大きく、
前記下部リセス領域は、前記バリア構造物と前記下部ソース/ドレイン領域が接する面を基準として前記上部リセス領域と対称である、請求項1に記載の半導体装置。
【請求項8】
前記ゲート構造物の最下面と前記活性領域の上面との間に配置される下部絶縁構造物及び
前記下部ソース/ドレイン領域の下方で、前記下部ソース/ドレイン領域の一部及び前記下部絶縁構造物を貫通して前記下部ソース/ドレイン領域と連結されるバックサイドコンタクト構造物をさらに含む、請求項1に記載の半導体装置。
【請求項9】
前記上部ソース/ドレイン領域の最下段のレベルは、前記中間絶縁構造物の最上面のレベルよりも低い、請求項1に記載の半導体装置。
【請求項10】
前記下部ソース/ドレイン領域の上部は、前記中間絶縁構造物と水平に重なり合う、請求項1に記載の半導体装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本発明は、半導体装置に関するものである。
続きを表示(約 3,500 文字)【背景技術】
【0002】
半導体装置のサイズを減らすことに対して高い要求がある。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の実装形態による技術的課題の一つは、電気的特性及び信頼性が向上した半導体装置を提供することである。
【課題を解決するための手段】
【0004】
概して、いくつかの態様では、本出願の主題は、以下のような半導体装置、すなわち、基板上で第1方向に延びる活性領域と、上記基板上に配置され、上記活性領域を定義する素子分離膜と、上記基板の上面と垂直な垂直方向に互いに離隔した下部チャネル層と、上記下部チャネル層上にそれぞれ配置され、上記垂直方向に離隔した上部チャネル層と、上記下部チャネル層の最上位の下部チャネル層と上記上部チャネル層のうち最下位の上部チャネル層との間に配置される中間絶縁構造物と、上記活性領域と交差して上記下部チャネル層及び上記上部チャネル層をそれぞれ囲み、第2方向に延びるゲート構造物と、上記ゲート構造物の少なくとも一側で上記活性領域上に配置され、上記下部チャネル層にそれぞれ連結される下部ソース/ドレイン領域と、上記ゲート構造物の少なくとも一側で上記上部チャネル層にそれぞれ連結され、上記下部ソース/ドレイン領域と上記垂直方向に離隔する上部ソース/ドレイン領域と、上記下部ソース/ドレイン領域と上記上部ソース/ドレイン領域との間に配置されるバリア構造物と、を含む半導体装置であって、上記下部ソース/ドレイン領域は、上記下部チャネル層の側面、上記ゲート構造物の側面、及び上記活性領域の上面によって定義された下部リセス領域を充填し、上記上部ソース/ドレイン領域は、上記上部チャネル層の側面、上記ゲート構造物の側面、上記バリア構造物の下面及び側面によって定義された上部リセス領域を充填し、上記下部リセス領域の側面の傾きと上記上部リセス領域の側面の傾きは、互いに逆符号の傾きを有することができる、半導体装置に向けられる。
【0005】
概して、いくつかの態様では、本出願の主題は、以下のような半導体装置、すなわち、基板上で第1方向に延びる活性領域と、上記基板上に配置され、上記活性領域を定義する素子分離膜と、上記基板の上面と垂直な垂直方向に互いに離隔した下部チャネル層と、上記下部チャネル層上にそれぞれ配置され、上記垂直方向に離隔した上部チャネル層と、上記下部チャネル層のうち最上位の下部チャネル層と上記上部チャネル層のうち最下位の上部チャネル層との間に配置される中間絶縁構造物と、上記活性領域と交差して上記下部チャネル層をそれぞれ囲み、第2方向に延び、上記中間絶縁構造物の下面の下方に位置する下部ゲート構造物と、上記上部チャネル層をそれぞれ囲み、上記第2方向に延び、上記中間絶縁構造物の上面の上方に位置する上部ゲート構造物と、上記下部ゲート構造物の少なくとも一側で上記活性領域上に配置され、上記下部チャネル層にそれぞれ連結される下部ソース/ドレイン領域と、上記上部ゲート構造物の少なくとも一側で上記上部チャネル層にそれぞれ連結され、上記下部ソース/ドレイン領域と上記垂直方向に離隔する上部ソース/ドレイン領域と、上記下部ソース/ドレイン領域と上記上部ソース/ドレイン領域との間に配置されるバリア構造物と、を含む半導体装置であって、上記下部ソース/ドレイン領域の上部の上記第1方向に沿った幅は、上記バリア構造物の下部の上記第1方向に沿った幅よりも大きく、上記下部ゲート構造物は上記基板の上面に近づくにつれて上記第1方向に沿った幅が減少し、上記上部ゲート構造物は上記基板の上面に近づくにつれて上記第1方向に沿った幅が増加することができる、半導体装置に向けられる。
【0006】
概して、いくつかの態様では、本出願の主題は、以下のような半導体装置、すなわち、基板上で第1方向に延びる活性領域と、上記基板の上面と垂直な垂直方向に互いに離隔した複数のチャネル層と、上記活性領域と交差して上記複数のチャネル層をそれぞれ囲み、第2方向に延びるゲート構造物と、上記ゲート構造物の少なくとも一側で上記活性領域上に配置され、上記複数のチャネル層の一部と連結される下部ソース/ドレイン領域と、上記ゲート構造物の少なくとも一側で上記複数のチャネル層の残りの一部と連結され、上記下部ソース/ドレイン領域と上記垂直方向に離隔する上部ソース/ドレイン領域と、上記下部ソース/ドレイン領域と上記上部ソース/ドレイン領域との間に配置されるバリア構造物と、を含む半導体装置であって、上記下部ソース/ドレイン領域は、第1傾斜を有する第1下部傾斜面及び上記第1傾斜とは異なる第2傾斜を有する第2下部傾斜面を含むことができる、半導体装置に向けられる。。
【発明の効果】
【0007】
下部ソース/ドレイン領域が上記下部ソース/ドレイン領域の下部から上部に向かうほど、上記第1方向に沿った幅が増加するように傾斜した第1下部傾斜面及び上記第1下部傾斜面とは異なる傾斜を有する第2下部傾斜面を含む構造により、下部ソース/ドレイン領域のx方向に沿った断面が台形状を有することにより、電気的特性が向上した半導体装置を提供することができる。
【0008】
本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実装形態を説明する過程でより容易に理解されることができる。
【図面の簡単な説明】
【0009】
半導体装置の一例を示す平面図である。
半導体装置の一例の断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分拡大断面図である。
半導体装置の一例の部分断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
半導体装置の製造方法の一例を示す断面図である。
【発明を実施するための形態】
【0010】
以下、添付図面を参照して本発明の好ましい実装形態を以下のように説明する。以下において、「上」、「上部」、「上面」、「下」、「下部」、「下面」、「側面」等の用語は図面符号で表記されて、別途に称される場合を除き、図面を基準として称するものと理解することができる。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許

三星電子株式会社
半導体装置
3日前
三星電子株式会社
半導体装置
4日前
三星電子株式会社
半導体装置
3日前
三星電子株式会社
半導体装置
10日前
三星電子株式会社
イメージセンサ
10日前
三星電子株式会社
半導体計測装置
3日前
三星電子株式会社
半導体パッケージ
3日前
三星電子株式会社
イメージセンサー
17日前
三星電子株式会社
イメージセンサー
3日前
三星電子株式会社
静電チャックモジュール
10日前
三星電子株式会社
イメージ処理方法及び装置
20日前
三星電子株式会社
イメージセンサ及びその製造方法
19日前
三星電子株式会社
半導体パッケージ及びその製造方法
16日前
三星電子株式会社
半導体パッケージ及びその製造方法
16日前
三星電子株式会社
半導体パッケージ及びその製造方法
16日前
三星電子株式会社
エレクトロクロミック素子および表示装置
16日前
三星電子株式会社
半導体素子及びこれを含むデータ格納システム
9日前
三星電子株式会社
メモリチップ及びこれを含む半導体パッケージ
16日前
三星電子株式会社
半導体メモリ装置及びこれを含む電子システム
3日前
三星電子株式会社
向上したメモリセルレイアウトを有する集積回路メモリ装置
20日前
三星電子株式会社
研磨用スラリー組成物及びそれを用いた集積回路素子の製造方法
10日前
三星電子株式会社
キャパシタが埋め込まれた相互接続パッケージを含む半導体デバイス
20日前
三星電子株式会社
一般化されたユーザモデルを用いたユーザ認証方法及び装置
5日前
東友ファインケム株式会社
ルテニウムエッチング液組成物、これを用いたパターンの形成方法及びアレイ基板の製造方法、並びにこれにより製造されたアレイ基板
5日前
個人
集積回路
20日前
個人
集積回路
9日前
シチズン電子株式会社
発光装置
3日前
富士電機株式会社
半導体装置
9日前
HOYA株式会社
光照射装置
9日前
個人
低ノイズ超高速イメージセンサ
19日前
ローム株式会社
半導体装置
25日前
ソニーグループ株式会社
光検出装置
20日前
三菱電機株式会社
半導体装置
9日前
個人
スーパージャンクションMOSFET
16日前
株式会社半導体エネルギー研究所
記憶装置
2日前
株式会社半導体エネルギー研究所
表示装置
2日前
続きを見る