特許ウォッチ

公開番号2025018932
公報種別公開特許公報(A)
公開日2025-02-06
出願番号2024085282
出願日2024-05-27
発明の名称半導体パッケージ
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人個人,個人
主分類H01L 25/07 20060101AFI20250130BHJP(基本的電気素子)
要約【課題】半導体パッケージを提供する。
【解決手段】本発明の半導体パッケージは、第1再配線基板;第1再配線基板上の第1下部半導体チップ;第1再配線基板上において、第1下部半導体チップから横方向に離隔されたブリッジ構造体;第1下部半導体チップ及びブリッジ構造体上の第2再配線基板;及び第2再配線基板上に配置された第1上部半導体チップを含み、第1上部半導体チップは、第1下部半導体チップと平面視において離隔され、ブリッジ構造体は、ベース構造体;及びベース構造体内に提供され、第1再配線基板と接続する導電ビア;を含み、第1上部半導体チップは、導電ビアを介して第1下部半導体チップと電気的に連結されうる。
【選択図】図1B
特許請求の範囲【請求項１】
第１基板と、
前記第１基板上の第１下部半導体チップと、
前記第１基板上において、前記第１下部半導体チップから横方向に離隔されたブリッジ構造体と、
前記第１下部半導体チップ及び前記ブリッジ構造体上の第２基板と、
前記第２基板上に配置された第１上部半導体チップと、を含み、
前記第１上部半導体チップは、前記第１下部半導体チップと平面視において離隔され、
前記ブリッジ構造体は、
ベース構造体と、
前記ベース構造体内に提供され、前記第１基板と接続する導電ビアと、を含み、
前記第１上部半導体チップは、前記導電ビアを介して前記第１下部半導体チップと電気的に連結される、半導体パッケージ。
続きを表示（約 990 文字）【請求項２】
前記ブリッジ構造体は、平面視において、前記第１下部半導体チップと前記第１上部半導体チップとの間に配置される、請求項１に記載の半導体パッケージ。
【請求項３】
前記第１基板上に配置され、前記第１下部半導体チップから横方向に離隔された第２下部半導体チップをさらに含み、
前記ブリッジ構造体は、前記第１下部半導体チップと前記第２下部半導体チップとの間に配置される、請求項１に記載の半導体パッケージ。
【請求項４】
前記第１下部半導体チップと前記第２下部半導体チップとの間隔は、５０μｍ～２ｍｍである、請求項３に記載の半導体パッケージ。
【請求項５】
前記第２下部半導体チップの一側壁は、前記第１下部半導体チップの第１側壁に向かって配置される、請求項３に記載の半導体パッケージ。
【請求項６】
前記第２下部半導体チップの前記一側壁の長さは、前記第１下部半導体チップの前記第１側壁の長さと同一であるか、または１０μｍ以内の差を有する、請求項５に記載の半導体パッケージ。
【請求項７】
前記第１基板の上面上で前記第１下部半導体チップから横方向に離隔配置された導電ポストをさらに含み、
前記導電ビアは、第１ピッチを有し、
前記導電ポストは、第２ピッチを有し、
前記第１ピッチは、前記第２ピッチよりさらに小さい、請求項１に記載の半導体パッケージ。
【請求項８】
前記導電ビアは、信号ビアであり、
前記導電ポストに電圧が供給されるように構成される、請求項７に記載の半導体パッケージ。
【請求項９】
前記第１下部半導体チップは、チップレットであり、
前記第１上部半導体チップは、チップレットである、請求項１に記載の半導体パッケージ。
【請求項１０】
前記第２基板上に配置され、前記第１下部半導体チップの上面と垂直に離隔された第２上部半導体チップをさらに含み、
前記第１下部半導体チップは、その内部を貫通する貫通ビアをさらに含み、
前記第２上部半導体チップは、前記第２基板を介して前記貫通ビアと電気的に連結される、請求項１に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体パッケージ、さらに具体的に、複数の半導体チップを含む半導体パッケージに関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
半導体パッケージは、集積回路チップを電子製品の使用に適した形態に具現化したものである。通常、半導体パッケージは、印刷回路基板上に半導体チップを実装し、ボンディングワイヤないしバンプを用いてそれらを電気的に連結することが一般的である。電子産業の発達につれて半導体パッケージの信頼性向上、高集積化、及び小型化のための多様な研究が進められている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする課題は、向上した性能の半導体パッケージを提供することである。
【０００４】
本発明が解決しようとする他の課題は、小型化された半導体パッケージを提供することである。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体パッケージは、第１基板；前記第１基板上の第１下部半導体チップ；前記第１基板上において、前記第１下部半導体チップから横方向に離隔されたブリッジ構造体；前記第１下部半導体チップ及び前記ブリッジ構造体上の第２基板；及び前記第２基板上に配置された第１上部半導体チップ；を含み、前記第１上部半導体チップは、前記第１下部半導体チップと平面視において離隔され、前記ブリッジ構造体は、ベース構造体、及び前記ベース構造体内に提供され、前記第１基板と接続する導電ビアを含み、前記第１上部半導体チップは、前記導電ビアを介して前記第１下部半導体チップと電気的に連結されうる。
【０００６】
実施形態によれば、半導体パッケージは、第１基板；前記第１基板上に配置された第１下部チップレット；前記第１基板上において、前記第１下部チップレットから横方向に離隔された第２下部チップレット；前記第１基板上において、前記第１下部チップレットと前記第２下部チップレットとの間に配置されたブリッジ構造体；前記第２下部チップレット及び前記ブリッジ構造体上の第２基板；及び前記第２基板上に配置された第１上部チップレット；を含み、前記上部チップレットは、前記第２基板及び前記ブリッジ構造体を介して前記第１下部チップレットと電気的に連結されうる。
【０００７】
実施形態によれば、半導体パッケージは、感光性ポリマーを含む第１絶縁層、第１シードパターン、及び前記第１シードパターン上の第１導電パターンを含む第１再配線基板；前記第１再配線基板の上面上に配置された第１下部半導体チップ；前記第１再配線基板の前記上面上で、前記第１下部半導体チップから横方向に離隔された第２下部半導体チップ；前記第１再配線基板の前記上面上で、前記第１下部半導体チップと前記第２下部半導体チップとの間にそれぞれ配置されたブリッジ構造体；前記第１再配線基板の前記上面上で前記第２下部半導体チップから横方向に離隔配置された導電構造体；前記第１再配線基板の前記上面上で、前記第１下部半導体チップ、前記第２下部半導体チップ、及び前記ブリッジ構造体を覆う第１モールディング膜；前記第１モールディング膜及び前記導電構造体上の第２再配線基板；前記第２再配線基板上に配置された第１上部半導体チップ；及び前記第２再配線基板の上面上に提供され、前記第１上部半導体チップを覆う第２モールディング膜を含み、前記第２再配線基板は、第２絶縁層、第２シードパターン、及び前記第２シードパターン上の第２導電パターンを含み、前記第２絶縁層は感光性ポリマーを含み、前記第１上部半導体チップは、前記第１下部半導体チップと平面視において離隔され、前記ブリッジ構造体それぞれは、ベース構造体、及び前記ベース構造体内に提供され、前記第１再配線基板と接続する導電ビアを含み、前記第１上部半導体チップは、前記第２再配線基板及び前記導電ビアを介して前記第１下部半導体チップと電気的に連結されうる。
【発明の効果】
【０００８】
本発明によれば、上部半導体チップは、ブリッジ構造体を介して下部半導体チップと電気的に連結されうる。これにより、下部半導体チップのラディックスが増加され、下部半導体チップと他の半導体チップとの電気的連結過程でボトルネック現象が改善されうる。半導体パッケージは、改善された信号遅延特性、低い電力消耗特性、及び増加した帯域幅特性を有することができる。半導体パッケージは、向上した性能を有し、小型化されうる。
【図面の簡単な説明】
【０００９】
実施形態による半導体パッケージを示す平面図である。
図１ＡのI－II線に沿って切った断面である。
実施形態による第１下部半導体チップ、第２下部半導体チップ、及び第１上部半導体チップの間の電気信号の伝送を説明するための図面である。
実施形態による半導体パッケージを説明するための断面図である。
実施形態による半導体パッケージを示す平面図である。
図３ＡのI－II線に沿って切った断面である。
実施形態による半導体パッケージを説明するための断面図である。
実施形態による半導体パッケージを説明するための断面図である。
【発明を実施するための形態】
【００１０】
本明細書の全文にわたって同じ参照符号は、同じ構成要素を指称する。本発明の概念による半導体パッケージを説明する。
（【００１１】以降は省略されています）

関連特許