特許ウォッチ

公開番号2025031661
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2024140701
出願日2024-08-22
発明の名称半導体装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H10D 30/67 20250101AFI20250228BHJP()
要約【課題】電気的特性及び信頼性が向上した半導体装置を提供する。
【解決手段】
本発明の一実施形態は、絶縁性ベース層と、上記絶縁性ベース層上に互いに離隔して積層された複数の半導体パターンと、上記複数の半導体パターンを囲むゲート構造物と、上記絶縁性ベース層上に配置され、上記複数の半導体パターンの両側面にそれぞれ連結された第1及び第2ソース/ドレインパターンと、上記絶縁性ベース層を貫通して第1ソース/ドレインパターンに連結されたコンタクト構造物と、上記コンタクト構造物の上部領域と上記絶縁性ベース層の上部領域との間に配置され、上記複数の半導体パターンのうち最下位の半導体パターンの下側に配置された上記ゲート構造物の部分の一部領域上に延びた側壁絶縁膜と、上記絶縁性ベース層の下面に配置され、上記コンタクト構造物に連結された電力伝達ラインと、を含む半導体装置を提供する。
【選択図】図2

特許請求の範囲【請求項１】
第１方向に延びて突出した絶縁パターンを有する絶縁性ベース層と、
前記絶縁パターン上に前記絶縁性ベース層の上面と垂直な方向に互いに離隔して積層された複数の半導体パターンと、
前記第１方向と交差する第２方向に延び、前記複数の半導体パターンを囲むゲート構造物と、
前記絶縁パターン上に配置され、前記複数の半導体パターンの前記第１方向への両側面にそれぞれ連結された第１及び第２ソース／ドレインパターンと、
前記第１及び第２ソース／ドレインパターンを覆う層間絶縁層と、
前記絶縁性ベース層を貫通して前記第１ソース／ドレインパターンに連結された第１コンタクト構造物と、
前記第１コンタクト構造物の上部領域と前記絶縁パターンの上端領域との間に配置され、前記複数の半導体パターンのうち最下位の半導体パターンの下側に配置された前記ゲート構造物の部分の側面を覆うように延びた第１側壁絶縁膜と、を含む、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第１側壁絶縁膜の上端は、前記複数の半導体パターンのうち最下位の半導体パターンの下面よりも低いレベルに位置する、請求項１に記載の半導体装置。
【請求項３】
前記第１コンタクト構造物の上面は、前記第１側壁絶縁膜の前記上端よりも高いレベルに位置する、請求項２に記載の半導体装置。
【請求項４】
前記第１コンタクト構造物の前記上面の周囲領域は、前記第１側壁絶縁膜の上端よりも低い部分を有する、請求項３に記載の半導体装置。
【請求項５】
前記絶縁性ベース層上に配置され、前記絶縁パターンを定義する素子分離層をさらに含み、
前記第２方向に断面において、前記第１コンタクト構造物の側面は前記素子分離層に接し、前記素子分離層の上端領域とは前記第１側壁絶縁膜によって分離される、請求項１に記載の半導体装置。
【請求項６】
前記第２ソース／ドレインパターンの下面に連結され、前記絶縁性ベース層内に配置された垂直絶縁パターンと、
前記垂直絶縁パターンの上部領域の側壁に配置され、前記第１側壁絶縁膜と実質的に同じレベルに位置する第２側壁絶縁膜と、をさらに含み、
前記垂直絶縁パターンは、前記絶縁性ベース層の物質とは異なる物質を含み、前記垂直絶縁パターンは、前記絶縁性ベース層内に埋め込まれる、請求項１に記載の半導体装置。
【請求項７】
絶縁性ベース層と、
前記絶縁性ベース層の一領域上に垂直な方向に互いに離隔して積層された複数の半導体パターンと、
前記複数の半導体パターンの第１方向における両側面にそれぞれ連結された第１及び第２ソース／ドレインパターンと、
前記第１方向と交差する第２方向に延び、前記複数の半導体パターンを囲むゲート構造物と、
前記第１及び第２ソース／ドレインパターンを覆う層間絶縁層と、
前記絶縁性ベース層を貫通して前記第１ソース／ドレインパターンに連結された第１コンタクト構造物と、
前記層間絶縁層を介して前記第２ソース／ドレインパターンに連結された第２コンタクト構造物と、
前記第１コンタクト構造物の上部領域を囲み、前記絶縁性ベース層の上端領域の側面から延び、前記複数の半導体パターンのうち最下位の半導体パターンの下面よりも低いレベルの上端を有する第１側壁絶縁膜と、
前記第２ソース／ドレインパターンの下面に連結され、前記絶縁性ベース層内に配置された垂直絶縁パターンと、
前記垂直絶縁パターンの上部領域を囲み、前記第１側壁絶縁膜と実質的に同じレベルに位置する第２側壁絶縁膜と、を含む、半導体装置。
【請求項８】
前記第１コンタクト構造物の上面は、前記垂直絶縁パターンの上面よりも高いレベルに位置する、請求項７に記載の半導体装置。
【請求項９】
前記垂直絶縁パターンは、前記第２側壁絶縁膜の上端よりも高いレベルに配置された上面を有する、請求項７に記載の半導体装置。
【請求項１０】
前記垂直絶縁パターンは、前記第２側壁絶縁膜の上端よりも低いレベルに配置された上面を有する、請求項７に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
続きを表示（約 4,000 文字）【背景技術】
【０００２】
半導体装置に対する高性能化、高速化及び／または多機能化などに対する要求の増加とともに、半導体装置の集積度が増加している。半導体装置の高集積化の傾向に応じて、パワーレールをウエハの後面上に配置するバックサイドパワー伝達ネットワーク（ＢａｃｋＳｉｄｅＰｏｗｅｒＤｅｌｉｖｅｒｙＮｅｔｗｏｒｋ、ＢＳＰＤＮ）構造を有する半導体装置が開発されている。また、平面型（ｐｌａｎａｒ）ＭＯＳＦＥＴ（ｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒＦＥＴ）の大きさの縮小による動作特性の限界を克服するために、３次元構造のチャネルを備える半導体装置を開発するための努力が進められている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の実施形態に係る技術的課題の一つは、電気的特性及び信頼性が向上した半導体装置を提供することである。
【課題を解決するための手段】
【０００４】
上述した課題を解決するために、本発明の一実施形態は、第１方向に延びて突出した絶縁パターンを有する絶縁性ベース層と、上記絶縁パターン上に上記絶縁性ベース層の上面と垂直な方向に互いに離隔して積層された複数の半導体パターンと、上記第１方向と交差する第２方向に延び、上記複数の半導体パターンを囲むゲート構造物と、上記絶縁パターン上に配置され、上記複数の半導体パターンの上記第１方向への両側面にそれぞれ連結された第１及び第２ソース／ドレインパターンと、上記第１及び第２ソース／ドレインパターンを覆う層間絶縁層と、上記絶縁性ベース層を貫通して上記第１ソース／ドレインパターンに連結された第１コンタクト構造物と、上記第１コンタクト構造物の上部領域と上記絶縁パターンの上端領域との間に配置され、上記複数の半導体パターンのうち最下位の半導体パターンの下側に配置された上記ゲート構造物の部分の側面を覆うように延びた第１側壁絶縁膜と、を含む半導体装置を提供する。
【０００５】
本発明の一実施形態は、絶縁性ベース層と、上記絶縁性ベース層の一領域上に垂直な方向に互いに離隔して積層された複数の半導体パターンと、上記複数の半導体パターンの第１方向における両側面にそれぞれ連結された第１及び第２ソース／ドレインパターンと、上記第１方向と交差する第２方向に延び、上記複数の半導体パターンを囲むゲート構造物と、上記第１及び第２ソース／ドレインパターンを覆う層間絶縁層と、上記絶縁性ベース層を貫通して上記第１ソース／ドレインパターンに連結された第１コンタクト構造物と、上記層間絶縁層を介して上記第２ソース／ドレインパターンに連結された第２コンタクト構造物と、上記第１コンタクト構造物の上部領域を囲み、上記絶縁性ベース層の上端領域の側面から延び、上記複数の半導体パターンのうち最下位の半導体パターンの下面よりも低いレベルの上端を有する第１側壁絶縁膜と、上記第２ソース／ドレインパターンの下面に連結され、上記絶縁性ベース層内に配置された垂直絶縁パターンと、上記垂直絶縁パターンの上端領域を囲み、上記第１側壁絶縁膜と実質的に同じレベルに位置する第２側壁絶縁膜と、を含む半導体装置を提供する。
【０００６】
本発明の一実施形態は、絶縁性ベース層と、上記絶縁性ベース層上に互いに離隔して積層された複数の半導体パターンと、上記複数の半導体パターンを囲むゲート構造物と、上記絶縁性ベース層上に配置され、上記複数の半導体パターンの両側面にそれぞれ連結された第１及び第２ソース／ドレインパターンと、上記絶縁性ベース層を貫通して第１ソース／ドレインパターンに連結されたコンタクト構造物と、上記コンタクト構造物の上部領域と上記絶縁性ベース層の上部領域との間に配置され、上記複数の半導体パターンのうち最下位の半導体パターンの下側に配置された上記ゲート構造物の部分の一部領域上に延びた側壁絶縁膜と、上記絶縁性ベース層の下面に配置され、上記コンタクト構造物に連結された電力伝達ラインと、を含む半導体装置を提供する。
【発明の効果】
【０００７】
上述した実施形態に係ると、マルチチャネル構造の下部領域に側壁絶縁膜を導入することにより、ダミーゲート構造物の除去時のコンタクトアライン部の損傷及び／又は基板除去時にソース／ドレインパターンの損失を効果的に防止することができる。
【０００８】
本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
【図面の簡単な説明】
【０００９】
本発明の一実施形態に係る半導体装置を示す平面図である。
図１の半導体装置をＩ－Ｉ’線に沿って切断して見た断面図である。
図１の半導体装置をＩＩ１－ＩＩ１’線に沿って切断して見た断面図である。
図１の半導体装置をＩＩ２－ＩＩ２’線に沿って切断して見た断面図である。
図２の半導体装置の「Ａ」を示す部分拡大図である。
図２の半導体装置の「Ｂ」を示す部分拡大図である。
本発明の様々な実施形態に係る半導体装置を示す断面図である。
本発明の様々な実施形態に係る半導体装置を示す断面図である。
本発明の一実施形態に係る半導体装置を示す断面図である。
本発明の一実施形態に係る半導体装置の製造方法の一部工程（側壁絶縁膜及びソース／ドレインパターン形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の一部工程（側壁絶縁膜及びソース／ドレインパターン形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の一部工程（側壁絶縁膜及びソース／ドレインパターン形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の一部工程（側壁絶縁膜及びソース／ドレインパターン形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の一部工程（側壁絶縁膜及びソース／ドレインパターン形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の一部工程（側壁絶縁膜及びソース／ドレインパターン形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の一部工程（側壁絶縁膜及びソース／ドレインパターン形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の一部工程（側壁絶縁膜及びソース／ドレインパターン形成工程）を説明するための主要工程別の断面図である。
図７ｆの一部領域Ａ１を示す部分拡大図である。
図７ｇの一部領域Ａ２を示す部分拡大図である。
図７ｈの一部領域Ａ３を示す部分拡大図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
図９ｄの一部領域Ａ４を示す部分拡大図である。
図９ｈの一部領域Ａ５を示す部分拡大図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
本発明の一実施形態に係る半導体装置の製造方法の他の一部工程（コンタクト形成工程）を説明するための主要工程別の断面図である。
【発明を実施するための形態】
【００１０】
以下、添付の図面を参照して本発明の様々な実施形態を詳細に説明する。
（【００１１】以降は省略されています）

関連特許