特許ウォッチ

公開番号2025064165
公報種別公開特許公報(A)
公開日2025-04-17
出願番号2023173706
出願日2023-10-05
発明の名称AD変換回路および固体撮像装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人IBC一番町弁理士法人
主分類H03M 1/12 20060101AFI20250410BHJP(基本電子回路)
要約【課題】レイアウトの複雑化、チップ面積の増大、消費電力の増大、および処理速度の低下を抑制しつつ、高精度に画素信号のビニングを実現できる、AD変換回路を提供する。
【解決手段】画素信号をAD変換するシングルスロープ型AD変換回路であって、複数の画素信号と、ランプ信号とをそれぞれ入力する複数のコンパレータと、複数のコンパレータの出力に基づいて、クロック信号から、前記複数の画素信号の平均値または加重平均値を計数するカウンタ入力信号を生成するカウントパルス制御部と、カウンタ入力信号に基づいて計数するカウンタと、を含むAD変換回路。
【選択図】図7
特許請求の範囲【請求項１】
画素信号をＡＤ変換するシングルスロープ型ＡＤ変換回路であって、
複数の画素信号と、ランプ信号とをそれぞれ入力する複数のコンパレータと、
前記複数のコンパレータの出力に基づいて、クロック信号から、前記複数の画素信号の平均値または加重平均値を計数するカウンタ入力信号を生成するカウントパルス制御部と、
前記カウンタ入力信号に基づいて計数するカウンタと、
を有するＡＤ変換回路。
続きを表示（約 1,100 文字）【請求項２】
前記カウントパルス制御部は、１ビット以上のプリカウンタを有する、請求項１に記載のＡＤ変換回路。
【請求項３】
前記カウントパルス制御部は、互いに位相の異なる複数の種類のクロック信号の入力を受けて、前記複数の種類のクロック信号からカウンタ入力信号を生成する、請求項１に記載のＡＤ変換回路。
【請求項４】
前記複数の画素信号は、同じ走査信号線に接続された複数の画素から同時に読みだされる前記画素信号である、請求項１に記載のＡＤ変換回路。
【請求項５】
前記複数の画素信号は、異なる走査信号線に接続された複数の画素から同時に読みだされる前記画素信号である、請求項１に記載のＡＤ変換回路。
【請求項６】
請求項５に記載のＡＤ変換回路と、
前記複数の画素と、を有し、
同じ列に配置される前記複数の画素は、複数本の読出信号線にそれぞれ接続され、前記複数の画素信号は、複数本の読出信号線を介して同時に出力される、固体撮像装置。
【請求項７】
請求項５に記載のＡＤ変換回路と、
前記複数の画素と、を有し、
同じ列に配置される前記複数の画素は、１本の読出信号線に接続され、前記複数の画素信号は、前記１本の読出信号線を介して順次出力される、固体撮像装置。
【請求項８】
請求項１に記載のＡＤ変換回路と、
前記複数のコンパレータの、前記画素信号が入力される入力にそれぞれ接続された複数の結合容量と、を有し、
前記カウントパルス制御部は、前記複数の画素信号の加重平均値を計数する前記カウンタ入力信号を生成し、
前記複数の結合容量の容量値の比率により前記画素信号に対する重み付けがなされたことで、前記加重平均値の重み付けがなされた、固体撮像装置。
【請求項９】
請求項１に記載のＡＤ変換回路と、
ランプ信号のスロープの傾きを互いに異ならせた複数のランプ信号を生成し、前記複数のコンパレータにそれぞれ入力するランプ信号生成部と、を有し、
前記カウントパルス制御部は、前記複数の画素信号の加重平均値を計数する前記カウンタ入力信号を生成し、
前記複数のランプ信号の前記スロープの傾きにより前記画素信号に対する重み付けがなされたことで、前記加重平均値の重み付けがなされた、固体撮像装置。
【請求項１０】
請求項１に記載のＡＤ変換回路と、
前記複数の画素と、を有し、
前記カウンタにより前記複数の画素信号の平均値または加重平均値が計数されるビニングモードと、前記カウンタにより前記画素ごとに前記画素信号が計数される通常モードとを切り替えるスイッチをさらに有する、固体撮像装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ＡＤ変換回路および固体撮像装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
一般的に、固体撮像装置においては、画素アレイの各列に対応したＡＤＣ（ＡｎａｌｏｇｔｏＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ）を実装し、水平走査期間内に一行分の各画素から読みだされた画素信号のＡＤ変換を一度に行う列並列変換方式が用いられている。また、ＡＤＣ回路（ＡＤ変換回路）には、シングルスロープ型ＡＤ変換回路が用いられている。
【０００３】
列並列変換方式、およびシングルスロープ型ＡＤ変換回路については、下記特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００４】
国際公開第２０１９／１０７０８４号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
固体撮像装置において、感度を確保するために、複数の画素の信号を加算平均することにより、複数の画素をまとめて一つの画素とみなすビニングが知られている。ビニングにより解像度は下がるが感度が向上する。ビニングの処理には、アナログ信号加算による処理やデジタル信号加算による処理等がある。
【０００６】
アナログ信号加算に関しては、画素ごとにソースフォロアにより出力される画素信号を、各ソースフォロアの出力の信号線を直接接続することでアナログ信号のまま加算する方式がある。しかし、この方式では、ソースフォロアの特性上、ソースフォロアのトランジスタが複数並列に接続され、複数のソースフォロアで電流源が共有される。このため、並列接続された複数のトランジスタのうち、入力電圧が高い側のトランジスタに電流が集中し、その他のトランジスタに流れる電流が小さくなる。これにより、本来定電流動作するはずのソースフォロアの電流が一定ではなくなることで線形性が確保されないという問題がある。
【０００７】
アナログ信号加算の他の方式として、画素ごとの画素信号をＡＤ変換回路の入力に並列に入力する方式がある。通常、ＡＤ変換回路の入力は、画素からの信号線と容量結合で接続されている。このため、本方式では、当該容量結合に用いられる容量を、ＡＤ変換回路の入力において並列接続することで、画素信号をアナログ信号のまま加算平均する。本方式においては、ソースフォロアごとに電流源が設けられるため線形性は確保できる。しかし、本方式においては、ＡＤ変換回路の入力に接続される信号線が増加する。ＡＤ変換回路は列単位で設けられ、画素アレイの一辺の外側にレイアウトされる。このため、信号線の配線が長くなり、かつレイアウトが複雑化するとともに、信号線間の混信を生じさせやすいという問題がある。
【０００８】
一方、デジタル加算は、ＡＤＣによるデジタル変換後に演算処理により画素信号の加算平均を算出する。本方式は、デジタル変換後の処理であるため混信には強いが、チップ面積および消費電力を増大させ、上記演算処理により処理速度を低下させるという問題がある。
【０００９】
本発明は上記問題を解決するためになされたものである。すなわち、本発明は、レイアウトの複雑化、チップ面積の増大、消費電力の増大、および処理速度の低下を抑制しつつ、高精度に画素信号のビニングを実現できる、ＡＤ変換回路および固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
画素信号をＡＤ変換するシングルスロープ型ＡＤ変換回路であって、複数の画素信号と、ランプ信号とをそれぞれ入力する複数のコンパレータと、前記複数のコンパレータの出力に基づいて、クロック信号から、前記複数の画素信号の平均値または加重平均値を計数するカウンタ入力信号を生成するカウントパルス制御部と、前記カウンタ入力信号に基づいて計数するカウンタと、を有するＡＤ変換回路。
（【００１１】以降は省略されています）

関連特許