特許ウォッチ

公開番号2025064949
公報種別公開特許公報(A)
公開日2025-04-17
出願番号2024151703
出願日2024-09-03
発明の名称半導体パッケージ
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H01L 25/07 20060101AFI20250410BHJP(基本的電気素子)
要約【課題】構造的安定性が向上した半導体パッケージ及びその製造方法を提供する。
【解決手段】本発明による半導体パッケージは、下部構造体、及び下部構造体上の上部構造体を含み、下部構造体は第1半導体基板、第1半導体基板上の第1パッド、及び第1半導体基板上で第1パッドを囲む第1絶縁層を含み、上部構造体は第2半導体基板、第2半導体基板上の第2パッド、及び第2半導体基板上で第2パッドを囲む第2絶縁層を含み、下部構造体の側面と上部構造体の側面は下部構造体と上部構造体の接合面上で段差を付けた形状を有し、第1絶縁層は第1絶縁層の上部面上に突出して第2絶縁層内に挿入される突出部を有し、突出部は下部構造体の側面と接し、第1パッドの各々は第2パッドの1つと直接接して同一の物質で形成された一体を構成する。
【選択図】図1

特許請求の範囲【請求項１】
下部構造体と、
前記下部構造体上の上部構造体と、を含み、
前記下部構造体は、
第１半導体基板と、
前記第１半導体基板上の第１パッドと、
前記第１半導体基板上で前記第１パッドを囲む第１絶縁層と、を含み、
前記上部構造体は、
第２半導体基板と、
前記第２半導体基板上の第２パッドと、
前記第２半導体基板上で前記第２パッドを囲む第２絶縁層と、を含み、
前記下部構造体の側面と前記上部構造体の側面は、前記下部構造体と前記上部構造体との接合面上で段差を付けた形状を有し、
前記第１絶縁層は、前記第１絶縁層の上部面上に突出して前記第２絶縁層内に挿入される突出部を有し、前記突出部は、前記下部構造体の前記側面と接し、
前記第１パッドの各々は、前記第２パッドの１つと直接接して同一の物質で形成された一体を構成することを特徴とする半導体パッケージ。
続きを表示（約 1,000 文字）【請求項２】
前記突出部の幅は、１μｍ乃至３μｍであることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記突出部の高さは、１μｍ乃至５μｍであることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記下部構造体は、前記上部構造体の前記側面から外側に突出し、
前記上部構造体の前記側面で前記突出部の上面の少なくとも一部が露出されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
前記上部構造体は、前記下部構造体の前記側面から外側に突出し、
前記突出部の側面で前記第２絶縁層の下部面の一部が露出されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
前記突出部の側面は、前記下部構造体の前記側面上に露出されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項７】
前記突出部は、前記下部構造体の縁に沿って延長された閉曲線の平面形状を有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項８】
前記突出部は、複数で提供され、
前記突出部は、前記下部構造体の前記側面から前記下部構造体の中心部に向かう方向に互いに離隔するように配置され、
前記上部構造体の前記側面は、前記突出部の中のいずれか１つの上部面上に位置することを特徴とする請求項１に記載の半導体パッケージ。
【請求項９】
前記上部構造体は、前記第２絶縁層内に提供されたスリット構造体をさらに含み、
前記スリット構造体は、前記第２絶縁層を垂直に貫通して前記第２絶縁層の下部面上に露出され、
前記スリット構造体の少なくとも一部は、前記突出部の上部面に接することを特徴とする請求項１に記載の半導体パッケージ。
【請求項１０】
前記突出部は、前記下部構造体の前記側面と共面を成す第１側面、及び前記下部構造体の中心部に向かう第２側面を有し、
前記スリット構造体の他の一部は、前記突出部の前記第２側面上に配置され、
前記スリット構造体の前記他の一部は、前記第１絶縁層の前記上部面に接することを特徴とする請求項９に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体パッケージに関し、より詳細には直接ボンディングされた半導体パッケージ及びその製造方法に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
半導体パッケージは、集積回路チップを電子製品に使用するのに適合した形態で具現したものである。通常的に、半導体パッケージは印刷回路基板上に半導体チップを実装し、ボンディングワイヤ又はバンプを利用してこれらを電気的に連結することが一般的である。電子産業の発達につれて半導体パッケージの信頼性向上及び耐久性向上のための様々な研究が進行されている。
【０００３】
半導体産業において、半導体素子等を利用した電子製品の大容量、薄型化、及び小型化に対する需要が多くなり、これに関連した様々なパッケージ技術が登場している。その中の１つが、様々な半導体チップを垂直に積層して高密度チップ積層構造を具現するパッケージ技術である。この技術は１つの半導体チップで構成された一般的なパッケージよりも少ない面積に様々な機能を有する半導体チップを集積させることができるという長所を有する。
【先行技術文献】
【特許文献】
【０００４】
米国特許第８８９００２７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、構造的安定性が向上した半導体パッケージ及びその製造方法を提供することにある。
また、本発明の目的は、不良発生が少ない半導体パッケージの製造方法及びこれを通じて製造された半導体パッケージを提供することにある。
【０００６】
本発明が解決しようとする課題は以上で言及した課題に限定されず、言及されないその他の課題は以下の記載から当業者に明確に理解されるべきである。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明の一態様による半導体パッケージは、下部構造体、及び前記下部構造体上の上部構造体を含むことができる。前記下部構造体は第１半導体基板、前記第１半導体基板上の第１パッド、及び前記第１半導体基板上で前記第１パッドを囲む第１絶縁層を含むことができる。前記上部構造体は第２半導体基板、前記第２半導体基板上の第２パッド、及び前記第２半導体基板上で前記第２パッドを囲む第２絶縁層を含むことができる。前記下部構造体の側面と前記上部構造体の側面は前記下部構造体と前記上部構造体の接合面上で段差を付けた形状を有することができる。前記第１絶縁層は前記第１絶縁層の上部面上に突出して前記第２絶縁層内に挿入される突出部を有し、前記突出部は前記下部構造体の前記側面と接することができる。前記第１パッドの各々は前記第２パッドの１つと直接接して同一の物質で形成された一体（ｓｉｎｇｌｅｏｂｊｅｃｔ）を構成することができる。
【０００８】
上記目的を達成するためになされた本発明の他の態様による半導体パッケージは、下部構造体、及び前記下部構造体上の上部構造体を含むことができる。前記下部構造体は第１半導体基板、前記第１半導体基板上の第１パッド、及び前記第１半導体基板上で前記第１パッドを囲む第１絶縁層を含むことができる。前記上部構造体は第２半導体基板、前記第２半導体基板上の第２パッド、前記第２半導体基板上で前記第２パッドを囲む第２絶縁層、及び前記第２絶縁層を垂直に貫通するスリット構造体を含むことができる。前記第１絶縁層は前記第１絶縁層の上部面上に突出して前記第２絶縁層内に挿入される突出部を有することができる。前記突出部の第１側面は前記下部構造体の側面上に露出されることができる。前記スリット構造体は前記第２絶縁層の下部面上に露出されて前記突出部の上部面と接することができる。前記第１パッドの各々は前記第２パッドの１つと直接接して同一の物質で形成された一体（ｓｉｎｇｌｅｏｂｊｅｃｔ）を構成することができる。
【０００９】
上記目的を達成するためになされた本発明のさらに他の態様による半導体パッケージは、基板、前記基板上に配置された第１半導体チップ、前記基板上で前記第１半導体チップと水平に離隔して配置され、垂直に積層された第２半導体チップを含むチップスタック、及び前記基板上で前記第１半導体チップ及び前記チップスタックを囲むモールディング膜を含むことができる。前記第２半導体チップの各々は半導体基板、前記半導体基板の上部面上に配置された上部パッド、前記半導体基板の前記上部面上で前記上部パッドを囲む上部絶縁層、前記上部絶縁層は前記上部絶縁層の上部面上に突出した突出部を有し、前記半導体基板の下部面上に配置された下部パッド、及び前記半導体基板の前記下部面上で前記下部パッドを囲む下部絶縁層を含むことができる。前記第２半導体チップは互いに隣接する他の第２半導体チップと直接接することができる。前記第２半導体チップの接触面上で、前記下部パッドと前記上部パッドは直接接して同一の物質で形成された一体（ｓｉｎｇｌｅｏｂｊｅｃｔ）を構成することができる。前記突出部は前記第２半導体チップの縁に沿って延長された閉曲線の平面形状を有することができる。前記突出部の幅は１μｍ乃至３μｍであり得る。
【００１０】
上述した技術的課題を解決するための本発明の実施形態による半導体パッケージの製造方法は、素子領域及び前記素子領域の間のスクライブレーン領域を有する第１半導体基板、前記素子領域で前記第１半導体基板上に配置される第１パッド、及び前記第１半導体基板上で前記第１パッドを囲む第１絶縁層を含む下部構造体を形成すること、前記スクライブレーン領域上で前記第１絶縁層上に前記第１絶縁層の上部面上に突出する突出部を形成すること、第２半導体基板、前記第２半導体基板上に配置される第２パッド、及び前記第２半導体基板上で前記第２パッドを囲む第２絶縁層を含む上部構造体を形成すること、前記第１パッドと前記第２パッドが互いに接するように前記下部構造体上に前記上部構造体を位置させること、前記突出部は前記第２絶縁層内に挿入され、前記下部構造体と前記上部構造体に熱処理工程を遂行すること、前記熱処理工程によって前記第１パッドと前記第２パッドは同一の前記金属物質で形成された一体（ｓｉｎｇｌｅｏｂｊｅｃｔ）を構成し、及び前記スクライブレーン領域で前記第１半導体基板にクラックを提供することを含む。前記クラックは前記第１半導体基板から前記第１絶縁層、前記突出部、前記第２絶縁層、及び前記第２半導体基板を通過するように進行される。
【発明の効果】
（【００１１】以降は省略されています）

関連特許