特許ウォッチ

公開番号2025047182
公報種別公開特許公報(A)
公開日2025-04-03
出願番号2023155519
出願日2023-09-21
発明の名称記憶装置及び記憶装置の製造方法
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H10B 43/27 20230101AFI20250326BHJP()
要約【課題】電気特性のばらつきの小さい記憶装置を提供する。
【解決手段】記憶装置において、第1構造100は、シリコン等の半導体の基板21、MOSトランジスタTr、導電体セット22及び絶縁体23を含み、基板21の上面から、貼合パッドPD1の上面までの領域は、絶縁体23を設けられている。トランジスタTrは、基板21の上面を含む領域及び上面上に位置する。導電体セット22は、複数の導電体を含み、Z方向に沿って隣接する導電体は互いに接し、上端において、貼合パッドPD1と接続されている。第2構造200は、セル領域CA及び周辺領域PAを含む。セル領域は、メモリセルトランジスタを含む領域であり、周辺領域は、メモリセルトランジスタを含まない領域である。周辺領域は、記憶装置が-Z方向に見られると、セル領域CAを囲む。第2構造200は、セル領域において、導電体セット26、複数の導電体と複数の絶縁体が交互に並ぶ。
【選択図】図4
特許請求の範囲【請求項１】
複数の第１導電体と、
第１領域において、第１方向に前記複数の第１導電体と１つずつ交互に並ぶ複数の第１絶縁体と、
第２領域において、前記第１方向に前記複数の第１絶縁体と１つずつ交互に並ぶ複数の第２絶縁体と、
前記第１領域において前記複数の第１導電体及び前記複数の第１絶縁体を貫通するメモリピラーであって、前記メモリピラーは、半導体及び前記半導体の側面を囲む膜を含み、前記半導体は、前記第１方向の側の端において溝を有する、メモリピラーと、
前記メモリピラーの前記第１方向の側の第１面と接し、第１部分及び前記第１部分と接続された第２部分を含み、前記第２部分は前記溝の中に位置する部分を含み、前記第２部分の側面において前記半導体と接する、第２導電体と、
前記第２領域において、前記第１方向に沿って延びる第１膜と、
前記第１方向に沿って延び、前記第１膜と接する第２膜と、
を備え
前記複数の第２絶縁体の少なくとも１つは、前記第２領域において、前記第１膜及び前記第２膜に沿って延びる部分を含む、
記憶装置。
続きを表示（約 1,300 文字）【請求項２】
前記第２領域において、前記第１方向に沿って延びる、第３膜と、
前記第１方向に沿って延び、前記第３膜の第２方向の側の側面と接する第４膜と、
をさらに備え、
前記第１膜は、前記第２膜の前記第２方向の側の側面と接し、
前記第１膜及び前記第２膜の組は、前記第３膜及び前記第４膜の組より前記第２方向に位置する、
請求項１に記載の記憶装置。
【請求項３】
前記第１膜及び前記第２膜の組は、前記第３膜及び前記第４膜の組と、前記第２方向に沿って並ぶ、
請求項２に記載の記憶装置。
【請求項４】
前記第２膜の上端と前記第４膜の上端との間隔は、前記第２膜の下端と前記第４膜の下端との間隔より小さい、
請求項３に記載の記憶装置。
【請求項５】
前記第２領域において、前記第１方向に沿って延びる、第５膜と、
前記第１方向に沿って延び、前記第５膜と接する第６膜と、
をさらに備え、
前記第１膜及び前記第２膜は、前記第５膜及び前記第６膜より前記第１方向に位置し、
前記複数の第２絶縁体の少なくとも１つは、前記第２領域において、前記第５膜及び前記第６膜に沿って延びる部分を含む、
請求項２に記載の記憶装置。
【請求項６】
前記第２領域において、前記第１方向に沿って延びる、第７膜と、
前記第１方向に沿って延び、前記第７膜の前記第２方向の側の側面と接する第８膜と、
をさらに備え、
前記第５膜は、前記第６膜の前記第２方向の側の側面と接し、
前記第５膜及び前記第６膜の組は、前記第７膜及び前記第８膜の組より前記第２方向に位置する、
請求項５に記載の記憶装置。
【請求項７】
前記第５膜及び前記第６膜の組は、前記第７膜及び前記第８膜の組と、前記第２方向に沿って並ぶ、
請求項６に記載の記憶装置。
【請求項８】
前記第１膜の材料、前記第２膜の材料、前記第３膜の材料、前記第４膜の材料、前記第５膜の材料、前記第６膜の材料、前記第７膜の材料、及び前記第８膜の材料は、前記複数の第１絶縁体の材料及び前記複数の第２絶縁体の材料と異なる、
請求項６に記載の記憶装置。
【請求項９】
前記第１膜、前記第３膜、前記第５膜、及び前記第７膜は、シリコンを含み、
前記第２膜、前記第４膜、前記第６膜、及び前記第８膜は、カーボン又は金属を含み、
前記複数の第１絶縁体は、酸化シリコンを含み、
前記複数の第２絶縁体は、窒化シリコンを含む、
請求項６に記載の記憶装置。
【請求項１０】
前記メモリピラーは、第１部分と、前記第１部分より前記第１方向において前記第１部分と接続されている第２部分と、を含み、
前記メモリピラーの前記第１方向と交わる面の面積は、前記第１方向に向かって変化し、かつ前記第１部分と前記第２部分の境界で不連続に変化し、
前記第５膜及び前記第６膜は、前記境界と前記第２方向に沿って並ぶ、
請求項５に記載の記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、概して、記憶装置及び記憶装置の製造方法に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
メモリセルが３次元に配置された記憶装置が知られている。記憶装置の記憶容量の向上のために、記憶装置の構成要素の微細化が進んでいる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－２５８７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電気特性のばらつきの小さい記憶装置を提供する。
【課題を解決するための手段】
【０００５】
一実施形態による記憶装置は、複数の第１導電体と、複数の第１絶縁体と、複数の第２絶縁体と、メモリピラーと、第２導電体と、第１膜と、第２膜と、を含む。上記複数の第１絶縁体は、第１領域において、第１方向に上記複数の第１導電体と１つずつ交互に並ぶ。上記複数の第２絶縁体は、第２領域において、上記第１方向に上記複数の第１絶縁体と１つずつ交互に並ぶ。上記メモリピラーは、上記第１領域において上記複数の第１導電体及び複数の第１絶縁体を貫通し、半導体及び上記半導体の側面を囲む膜を含む。上記半導体は、上記第１方向の側の端において溝を有する。上記第２導電体は、上記メモリピラーの上記第１方向の側の第１面と接し、第１部分及び上記第１部分と接続された第２部分を含み、上記第２部分は上記溝の中に位置する部分を含み、上記第２部分の側面において上記半導体と接する。上記第１膜は、上記第２領域において、上記第１方向に沿って延びる。上記第２膜は、上記第１方向に沿って延び、上記第１膜と接する。上記複数の第２絶縁体の少なくとも１つは、上記第２領域において、上記第１膜及び上記第２膜に沿って延びる部分を含む。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態の記憶装置の構成要素及び構成要素の接続の例を示す。
図２は、第１実施形態の記憶装置の１つのブロックの構成要素及び構成要素の接続を示す。
図３は、第１実施形態の記憶装置の基本的な構造を概略的に示す。
図４は、第１実施形態の記憶装置の一部の断面の構造の一例を概略的に示す。
図５は、第１実施形態の記憶装置のメモリピラーの断面の構造の一例を示す。
図６は、第１実施形態の記憶装置の一部の断面の構造の一例を示す。
図７は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図８は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図９は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図１０は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図１１は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図１２は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図１３は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図１４は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図１５は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図１６は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図１７は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図１８は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図１９は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図２０は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図２１は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図２２は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図２３は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図２４は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図２５は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図２６は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図２７は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図２８は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図２９は、第１実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
図３０は、第２実施形態の記憶装置の一部の断面の構造の一例を概略的に示す。
図３１は、第２実施形態の記憶装置の一部の断面の構造の一例を示す。
図３２は、第２実施形態の記憶装置の製造の間の一部の断面の構造の一例を示す。
【発明を実施するための形態】
【０００７】
以下に実施形態が図面を参照して記述される。或る実施形態又は相違する実施形態での略同一の機能及び構成を有する複数の構成要素は、互いに区別されるために、参照符号の末尾にさらなる数字又は文字が付加される場合がある。或る記述済みの実施形態に後続する実施形態では、記述済みの実施形態と異なる点が主に記述される。或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。
【０００８】
図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。また、図面相互間においても互いの寸法の関係、配置、及び（又は）比率が異なる部分が含まれ得る。
【０００９】
１．第１実施形態
１．１．構成（構造）
図１は、第１実施形態の記憶装置の構成要素及び構成要素の接続の例を示す。記憶装置１は、メモリセルを使用してデータを記憶する装置である。記憶装置１は、外部のメモリコントローラによって制御される。記憶装置１は、例えばメモリコントローラから受け取られたコマンドＣＭＤ及びアドレス情報ＡＤＤに基づいて動作する。記憶装置１は、書き込まれるデータＤＡＴを受け取り、記憶装置１に記憶されているデータを出力する。
【００１０】
記憶装置１は、メモリセルアレイ１０、ロウデコーダ１１、レジスタ１２、シーケンサ１３、電圧生成回路１４、ドライバ１５、及びセンスアンプ１７等の構成要素を含む。
（【００１１】以降は省略されています）

関連特許