特許ウォッチ

公開番号2025046052
公報種別公開特許公報(A)
公開日2025-04-02
出願番号2023154209
出願日2023-09-21
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人きさらぎ国際特許事務所
主分類H10B 43/27 20230101AFI20250326BHJP()
要約【課題】好適に製造可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第1方向(Y)に並ぶ複数のフィンガー構造(FS)を備える。複数のフィンガー構造(FS)は、積層方向(Z)の位置が異なる第1構造(ML₁)及び第2構造(ML₂)を備える。第1構造及び第2構造は、複数の絶縁部材(HR)を含む複数の絶縁部材列(HRR)を備える。第1フィンガー構造の第1構造、第2構造中の複数の絶縁部材列のうち、第2フィンガー構造に最も近いもの(HRR1)は、第1絶縁部材(HR3)及び第2絶縁部材(HR4)を含む。第2フィンガー構造の第1構造、第2構造中の複数の絶縁部材列のうち、第1フィンガー構造に最も近いもの(HRR3)は、第3絶縁部材(HR3)及び第4絶縁部材(HR4)を含む。第1絶縁部材と第3絶縁部材との第1方向の距離(D6)は、第2絶縁部材と第4絶縁部材との第1方向の距離(D5)よりも小さい。
【選択図】図12
特許請求の範囲【請求項１】
第１方向に並び、前記第１方向と交差する第２方向に延伸する複数のフィンガー構造と、
前記複数のフィンガー構造のうち、前記第１方向に隣り合う第１フィンガー構造及び第２フィンガー構造の間に設けられ、前記第１方向及び前記第２方向と交差する積層方向、並びに、前記第２方向に延伸する第１フィンガー間絶縁部材と、
前記複数のフィンガー構造及び前記第１フィンガー間絶縁部材に対して、前記積層方向の一方側に設けられ、前記第２方向に並び、前記第１方向に延伸する複数のビット線と
を備え、
前記複数のフィンガー構造は、それぞれ、第１構造と、前記第１構造に対して前記積層方向の前記複数のビット線側に設けられた第２構造と、を備え、
前記第１構造及び前記第２構造は、
前記積層方向に積層され、前記第２方向に並ぶ第１領域及び第２領域にわたって前記第２方向に延伸し、前記第２領域に設けられた複数のテラス部を備える複数の導電層と、
前記第１領域に設けられ、前記積層方向に延伸し、前記複数の導電層と対向し、前記複数のビット線のいずれかに電気的に接続された第１半導体柱と、
前記複数の導電層と前記第１半導体柱との間に設けられた第１電荷蓄積膜と、
前記第２領域に設けられ、前記第１方向に並ぶ複数の絶縁部材列であって、それぞれの列が前記第２方向の位置が異なる複数の絶縁部材を含み、前記複数の絶縁部材はそれぞれ前記積層方向から見て前記複数の導電層の少なくとも一部に囲まれた外周面を有する、前記複数の絶縁部材列と
を備え、
前記第１フィンガー間絶縁部材は、前記第２領域内で、前記複数のフィンガー構造の前記第１構造に対応する前記積層方向の位置及び前記第２構造に対応する前記積層方向の位置にわたって、前記積層方向の前記複数のビット線と反対側から、前記積層方向の前記複数のビット線側にかけて、前記第１方向に拡幅する部分を有し、
前記第１フィンガー構造における前記複数の絶縁部材列のうち、前記第２フィンガー構造に最も近い位置に設けられた絶縁部材列は、前記第１フィンガー構造の前記第１構造に対応する前記積層方向の位置で、前記第２方向の第１位置に設けられた第１絶縁部材、及び、前記第１フィンガー構造の前記第２構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第２絶縁部材を含み、
前記第２フィンガー構造における前記複数の絶縁部材列のうち、前記第１フィンガー構造に最も近い位置に設けられた絶縁部材列は、前記第２フィンガー構造の前記第１構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第３絶縁部材、及び、前記第２フィンガー構造の前記第２構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第４絶縁部材を含み、
前記第１絶縁部材と前記第３絶縁部材との前記第１方向の距離は、前記第２絶縁部材と前記第４絶縁部材との前記第１方向の距離よりも小さい
半導体記憶装置。
続きを表示（約 3,100 文字）【請求項２】
前記複数のフィンガー構造は、前記第２フィンガー構造に対して前記第１フィンガー構造と反対側に設けられ、前記第２フィンガー構造と前記第１方向に隣り合う第３フィンガー構造を更に含み、
前記第２フィンガー構造における前記複数の絶縁部材列のうち、前記第３フィンガー構造に最も近い位置に設けられた絶縁部材列は、前記第２フィンガー構造の前記第１構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第５絶縁部材、及び、前記第２フィンガー構造の前記第２構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第６絶縁部材を含み、
前記第３フィンガー構造における前記複数の絶縁部材列のうち、前記第２フィンガー構造に最も近い位置に設けられた絶縁部材列は、前記第３フィンガー構造の前記第１構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第７絶縁部材、及び、前記第３フィンガー構造の前記第２構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第８絶縁部材を含み、
前記第６絶縁部材は、前記積層方向から見て、前記第５絶縁部材と重なる位置に設けられ、
前記第８絶縁部材は、前記積層方向から見て、前記第７絶縁部材と重なる位置に設けられている
請求項１記載の半導体記憶装置。
【請求項３】
前記複数のフィンガー構造は、前記第２フィンガー構造に対して前記第１フィンガー構造と反対側に設けられ、前記第２フィンガー構造と前記第１方向に隣り合う第３フィンガー構造を更に含み、
前記第２フィンガー構造における前記複数の絶縁部材列のうち、前記第３フィンガー構造に最も近い位置に設けられた絶縁部材列は、前記第２フィンガー構造の前記第１構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第５絶縁部材、及び、前記第２フィンガー構造の前記第２構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第６絶縁部材を含み、
前記第３フィンガー構造における前記複数の絶縁部材列のうち、前記第２フィンガー構造に最も近い位置に設けられた絶縁部材列は、前記第３フィンガー構造の前記第１構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第７絶縁部材、及び、前記第３フィンガー構造の前記第２構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第８絶縁部材を含み、
前記第５絶縁部材と前記第７絶縁部材との前記第１方向の距離は、前記第６絶縁部材と前記第８絶縁部材との前記第１方向の距離よりも小さい
請求項１記載の半導体記憶装置。
【請求項４】
第１方向に並び、前記第１方向と交差する第２方向に延伸する複数のフィンガー構造と、
前記複数のフィンガー構造のうち、前記第１方向に隣り合う第１フィンガー構造及び第２フィンガー構造の間に設けられ、前記第１方向及び前記第２方向と交差する積層方向、並びに、前記第２方向に延伸する第１フィンガー間絶縁部材と
を備え、
前記複数のフィンガー構造は、それぞれ、
前記積層方向に積層され、前記第２方向に並ぶ第１領域及び第２領域にわたって前記第２方向に延伸し、前記第２領域に設けられた複数のテラス部を備える複数の導電層と、
前記第１領域に設けられ、前記積層方向に延伸し、前記複数の導電層と対向する半導体柱と、
前記複数の導電層と前記半導体柱との間に設けられた電荷蓄積膜と、
前記第２領域に設けられ、前記第１方向に並ぶ複数の絶縁部材列であって、それぞれの列が前記第２方向の位置が異なる複数の絶縁部材を含み、前記複数の絶縁部材はそれぞれ前記積層方向から見て前記複数の導電層の少なくとも一部に囲まれた外周面を有する、前記複数の絶縁部材列と
を備え、
前記第１フィンガー間絶縁部材は、前記第２領域内で、前記第２方向の第１位置から、前記第２方向の第２位置にかけて、前記第１方向に拡幅し、
前記第１フィンガー構造における前記複数の絶縁部材列のうち、前記第２フィンガー構造に最も近い位置に設けられた第１絶縁部材列中の前記第１位置に設けられた第１絶縁部材と、前記第２フィンガー構造における前記複数の絶縁部材列のうち、前記第１フィンガー構造に最も近い位置に設けられた第２絶縁部材列中の前記第１位置に設けられた第２絶縁部材と、の前記第１方向の距離は、前記第１絶縁部材列中の前記第２位置に設けられた第３絶縁部材と、前記第２絶縁部材列中の前記第２位置に設けられた第４絶縁部材と、の前記第１方向の距離よりも小さい
半導体記憶装置。
【請求項５】
第１方向に並び、前記第１方向と交差する第２方向に延伸する複数のフィンガー構造と、
前記複数のフィンガー構造のうち、前記第１方向に隣り合う第１フィンガー構造及び第２フィンガー構造の間に設けられ、前記第１方向及び前記第２方向と交差する積層方向、並びに、前記第２方向に延伸する第１フィンガー間絶縁部材と、
前記複数のフィンガー構造及び前記第１フィンガー間絶縁部材に対して、前記積層方向の一方側に設けられ、前記第２方向に並び、前記第１方向に延伸する複数のビット線と
を備え、
前記複数のフィンガー構造は、それぞれ、第１構造と、前記第１構造に対して前記積層方向の前記複数のビット線側に設けられた第２構造と、を備え、
前記第１構造及び前記第２構造は、
前記積層方向に積層され、前記第２方向に並ぶ第１領域及び第２領域にわたって前記第２方向に延伸し、前記第２領域に設けられた複数のテラス部を備える複数の導電層と、
前記第１領域に設けられ、前記積層方向に延伸し、前記複数の導電層と対向し、前記複数のビット線のいずれかに電気的に接続された半導体柱と、
前記複数の導電層と前記半導体柱との間に設けられた電荷蓄積膜と、
前記第２領域に設けられ、前記第１方向に並ぶ複数の絶縁部材列であって、それぞれの列が前記第２方向の位置が異なる複数の絶縁部材を含み、前記複数の絶縁部材はそれぞれ前記積層方向から見て前記複数の導電層の少なくとも一部に囲まれた外周面を有する、前記複数の絶縁部材列と
を備え、
前記第１フィンガー間絶縁部材は、前記第２領域内で、前記複数のフィンガー構造の前記第１構造に対応する前記積層方向の位置及び前記第２構造に対応する前記積層方向の位置にわたって、前記積層方向の前記複数のビット線と反対側から、前記積層方向の前記複数のビット線側にかけて、前記第１方向に拡幅する部分を有し、
前記第１フィンガー構造における前記複数の絶縁部材列のうち、前記第２フィンガー構造に最も近い位置に設けられた絶縁部材列は、前記第１フィンガー構造の前記第１構造に対応する前記積層方向の位置で、前記第２方向の第１位置に設けられた第１絶縁部材、及び、前記第１フィンガー構造の前記第２構造に対応する前記積層方向の位置で、前記第２方向の前記第１位置に設けられた第２絶縁部材を含み、
前記第１絶縁部材の前記第１方向の長さは、前記第２絶縁部材の前記第１方向の長さよりも大きい
半導体記憶装置。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体記憶装置に関する。
続きを表示（約 4,400 文字）【背景技術】
【０００２】
積層方向に積層された複数の導電層と、これら複数の導電層に対向する半導体層と、複数の導電層と半導体層との間に設けられたゲート絶縁膜と、を備える半導体記憶装置が知られている。ゲート絶縁膜は、例えば、窒化シリコン（ＳｉＮ）等の絶縁性の電荷蓄積膜やフローティングゲート等の導電性の電荷蓄積膜等の、データを記憶可能なメモリ部を備える。
【先行技術文献】
【特許文献】
【０００３】
米国特許第１０９１０３９１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
好適に製造可能な半導体記憶装置を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態に係る半導体記憶装置は、第１方向に並び第１方向と交差する第２方向に延伸する複数のフィンガー構造と、複数のフィンガー構造のうち第１方向に隣り合う第１フィンガー構造及び第２フィンガー構造の間に設けられ第１方向及び第２方向と交差する積層方向、並びに、第２方向に延伸する第１フィンガー間絶縁部材と、複数のフィンガー構造及び第１フィンガー間絶縁部材に対して積層方向の一方側に設けられ、第２方向に並び、第１方向に延伸する複数のビット線と、を備える。
【０００６】
複数のフィンガー構造は、それぞれ、第１構造と、第１構造に対して積層方向の複数のビット線側に設けられた第２構造と、を備える。第１構造及び第２構造は、積層方向に積層され、第２方向に並ぶ第１領域及び第２領域にわたって第２方向に延伸し、第２領域に設けられた複数のテラス部を備える複数の導電層と、第１領域に設けられ、積層方向に延伸し、複数の導電層と対向し、複数のビット線のいずれかに電気的に接続された第１半導体柱と、複数の導電層と第１半導体柱との間に設けられた第１電荷蓄積膜と、第２領域に設けられ、第１方向に並ぶ複数の絶縁部材列であって、それぞれの列が第２方向の位置が異なる複数の絶縁部材を含み、複数の絶縁部材は、それぞれ積層方向から見て複数の導電層の少なくとも一部に囲まれた外周面を有する、複数の絶縁部材列と、を備える。
【０００７】
第１フィンガー間絶縁部材は、第２領域内で、複数のフィンガー構造の第１構造に対応する積層方向の位置及び第２構造に対応する積層方向の位置にわたって、積層方向の複数のビット線と反対側から、積層方向の複数のビット線側にかけて、第１方向に拡幅する部分を有する。第１フィンガー構造における複数の絶縁部材列のうち、第２フィンガー構造に最も近い位置に設けられた絶縁部材列は、第１フィンガー構造の第１構造に対応する積層方向の位置で、第２方向の第１位置に設けられた第１絶縁部材、及び、第１フィンガー構造の第２構造に対応する積層方向の位置で、第２方向の第１位置に設けられた第２絶縁部材を含む。第２フィンガー構造における複数の絶縁部材列のうち、第１フィンガー構造に最も近い位置に設けられた絶縁部材列は、第２フィンガー構造の第１構造に対応する積層方向の位置で、第２方向の第１位置に設けられた第３絶縁部材、及び、第２フィンガー構造の第２構造に対応する積層方向の位置で、第２方向の第１位置に設けられた第４絶縁部材を含む。第１絶縁部材と第３絶縁部材との第１方向の距離は、第２絶縁部材と第４絶縁部材との第１方向の距離よりも小さい。
【図面の簡単な説明】
【０００８】
第１実施形態に係る半導体記憶装置の構成を示す模式的な回路図である。
同半導体記憶装置の一部の構成を示す模式的な平面図である。
同半導体記憶装置の一部の構成を示す模式的な平面図である。
同半導体記憶装置の一部の構成を示す模式的な平面図である。
同半導体記憶装置の一部の構成を示す模式的な平面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な平面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
第１実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な平面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な平面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な平面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な平面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
第２実施形態に係る半導体記憶装置の一部の構成を示す模式的な平面図である。
同半導体記憶装置の一部の構成を示す模式的な平面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
第２実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
第３実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
第４実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
その他の実施形態に係る半導体記憶装置の一部の構成を示す模式的な平面図である。
その他の実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
その他の実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
その他の実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
【発明を実施するための形態】
【０００９】
次に、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【００１０】
また、本明細書において「半導体記憶装置」と言った場合には、メモリダイを意味する事もあるし、メモリチップ、メモリカード、ＳＳＤ（Solid State Drive）等の、コントローラダイを含むメモリシステムを意味する事もある。更に、スマートホン、タブレット端末、パーソナルコンピュータ等の、ホストコンピュータを含む構成を意味する事もある。
（【００１１】以降は省略されています）

関連特許