特許ウォッチ

公開番号2025040726
公報種別公開特許公報(A)
公開日2025-03-25
出願番号2023147700
出願日2023-09-12
発明の名称記憶装置
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H10B 61/00 20230101AFI20250317BHJP()
要約【課題】記憶装置の特性を向上する。
【解決手段】実施形態の記憶装置は、スイッチング素子、第1電極部分を有する電極、及び抵抗変化素子を含み、第1方向に積層された積層構造を備え、上記スイッチング素子と上記電極とは、上記第1方向において接触し、上記第1電極部分の上記スイッチング素子側の第1面は、上記積層構造における上記第1面より広い第2面と接する。
【選択図】図4
特許請求の範囲【請求項１】
スイッチング素子、第１電極部分を有する電極、及び抵抗変化素子を含み、第１方向に積層された積層構造を備え、
前記スイッチング素子と前記電極とは、前記第１方向において接し、
前記第１電極部分の前記スイッチング素子側の第１面は、前記積層構造における前記第１面より広い第２面と接する、
記憶装置。
続きを表示（約 730 文字）【請求項２】
前記第１電極部分は、前記第１方向と直交する平面において、円形状を有する、
請求項１記載の記憶装置。
【請求項３】
前記第１電極部分は、前記第１方向と直交する平面において、リング形状を有する、
請求項１記載の記憶装置。
【請求項４】
前記電極は、前記スイッチング素子、及び前記抵抗変化素子の間に設けられる、
請求項１記載の記憶装置。
【請求項５】
前記電極は、前記抵抗変化素子とともに、前記スイッチング素子を第１方向に挟む、
請求項１記載の記憶装置。
【請求項６】
前記第２面は、前記スイッチング素子の前記電極側の面である、
請求項４又は請求項５のいずれか一項記載の記憶装置。
【請求項７】
前記電極は前記第１電極部分のみから構成される、
請求項６記載の記憶装置。
【請求項８】
前記電極は第２電極部分をさらに有し、
前記第２電極部分は、前記スイッチング素子とともに、前記第１電極部分を前記第１方向に挟む、
請求項６記載の記憶装置。
【請求項９】
前記電極は第２電極部分をさらに有し、
前記第２面は、前記第２電極部分の前記第１電極部分側の面である、
請求項４又は請求項５のいずれか一項記載の記憶装置。
【請求項１０】
前記電極は第３電極部分をさらに有し、
前記第３電極部分は、前記第２電極部分とともに、前記第１電極部分を前記第１方向に挟む、
請求項９記載の記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、記憶装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
抵抗を切り替え可能に構成される抵抗変化素子を用いてデータを記憶する記憶装置が知られている。抵抗変化素子は、スイッチング素子と直列接続されてメモリセルとして機能する。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－０４３１３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
記憶装置の特性を向上する。
【課題を解決するための手段】
【０００５】
実施形態の記憶装置は、スイッチング素子、第１電極部分を有する電極、及び抵抗変化素子を含み、第１方向に積層された積層構造を備え、上記スイッチング素子と上記電極とは、上記第１方向において接触し、上記第１電極部分の上記スイッチング素子側の第１面は、上記積層構造における上記第１面より広い第２面と接する。
【図面の簡単な説明】
【０００６】
実施形態に係る記憶装置の構成を説明するためのブロック図。
実施形態に係る記憶装置のメモリセルアレイの構成を説明するための回路図。
実施形態に係る記憶装置のメモリセルアレイの構成を説明するための平面図。
実施形態に係る記憶装置のメモリセルアレイの断面構造の一例を示す、図３のＩＶ－ＩＶ線に沿った断面図。
実施形態に係る記憶装置の磁気抵抗効果素子の構成を説明するための断面図。
実施形態に係るスイッチング素子の特性の一例を示す図。
実施形態に係る記憶装置におけるメモリセルアレイの製造方法を説明するためのフローチャート。
実施形態に係る記憶装置におけるメモリセルアレイの製造方法を説明するための断面図。
実施形態に係る記憶装置におけるメモリセルアレイの製造方法を説明するための断面図。
実施形態に係る記憶装置におけるメモリセルアレイの製造方法を説明するための断面図。
実施形態に係る記憶装置におけるメモリセルアレイの製造方法を説明するためのフローチャート。
実施形態に係る記憶装置におけるメモリセルアレイの製造方法を説明するための断面図。
実施形態に係る記憶装置におけるメモリセルアレイの製造方法を説明するための断面図。
実施形態に係る記憶装置におけるメモリセルアレイの製造方法を説明するための断面図。
第１変形例に係る記憶装置のメモリセルアレイの断面構造の一例を示す断面図。
第１変形例に係る記憶装置のメモリセルアレイの断面構造の一例を示す、図１１のＸＶＩ－ＸＶＩ線に沿った断面図。
第１変形例に係る記憶装置におけるメモリセルアレイの製造方法を説明するためのフローチャート。
第１変形例に係る記憶装置におけるメモリセルアレイの製造方法を説明するための断面図。
第１変形例に係る記憶装置におけるメモリセルアレイの製造方法を説明するための上面図。
第１変形例に係る記憶装置におけるメモリセルアレイの製造方法を説明するための断面図。
第１変形例に係る記憶装置におけるメモリセルアレイの製造方法を説明するための断面図。
第１変形例に係る記憶装置におけるメモリセルアレイの製造方法を説明するための断面図。
第２変形例に係る記憶装置のメモリセルアレイの断面構造の一例を示す断面図。
第３変形例に係る記憶装置のメモリセルアレイの断面構造の一例を示す断面図。
第４変形例に係る記憶装置のメモリセルアレイの断面構造の一例を示す断面図。
第５変形例に係る記憶装置のメモリセルアレイの断面構造の一例を示す断面図。
第６変形例に係る記憶装置のメモリセルアレイの断面構造の一例を示す断面図。
その他の例に係る記憶装置のメモリセルアレイの断面構造の一例を示す断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。ここで、添え字は、下付き文字や上付き文字に限らず、例えば、参照符号の末尾に添加される小文字のアルファベット、及び配列を意味するインデックス等を含む。
【０００８】
１実施形態
実施形態に係る記憶装置について説明する。
【０００９】
実施形態に係る記憶装置は、抵抗変化素子を用いてデータを記憶する記憶装置である。より具体的には、実施形態に係る記憶装置は、例えば、磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）によって磁気抵抗効果（Magnetoresistance Effect）を有する素子を抵抗変化素子として用いた、垂直磁化方式による磁気記憶装置（ＭＲＡＭ：Magnetoresistive Random Access Memory）である。なお、以下の説明において、当該抵抗変化素子を、ＭＴＪ素子とも呼ぶ。また、以下では、記憶装置が、抵抗変化素子としてＭＴＪ素子を含む磁気記憶装置である場合が示されるが、これに限られない。記憶装置は、抵抗変化素子としてＭＴＪ素子と異なる素子を含んでもよく、記憶装置は、例えば、抵抗変化型メモリ（ＲｅＲＡＭ：Resistive Random Access Memory）、及び相変化メモリ（ＰｃＲＡＭ：Phase-change Random Access Memory）等であってもよい。
【００１０】
１．１構成
実施形態に係る記憶装置の構成について説明する。
（【００１１】以降は省略されています）

関連特許