特許ウォッチ

公開番号2025044363
公報種別公開特許公報(A)
公開日2025-04-02
出願番号2023151888
出願日2023-09-20
発明の名称量子デバイスおよびその製造方法
出願人日本電気株式会社
代理人個人,個人
主分類H10N 60/82 20230101AFI20250326BHJP()
要約【課題】量子デバイスの積層基板と配線部品とをワイヤボンディング工程を経ることなく接続する。
【解決手段】量子デバイスは、量子状態を利用した量子デバイスであって、量子チップ1と、配線層2を有する配線部品3と、少なくとも前記配線部品3の前記量子チップ1を搭載する面が露出されるように設置された積層基板4とを有し、前記積層基板4の配線層5と前記配線部品3の配線層2とが一体の導体パターン6により接続されていて、前記配線部品3の配線層2と、前記積層基板4の配線層5とを一体の導体パターン6により接続しているので、前記配線層2と配線層5との接続にワイヤボンディングを不要としながらも配線部品3と積層基板4との熱応力を防止することができる。
【選択図】図1
特許請求の範囲【請求項１】
量子状態を利用した量子デバイスであって、
量子チップと、配線層を有する配線部品と、少なくとも前記配線部品の前記量子チップを搭載する面が露出されるように設置された積層基板とを有し、前記積層基板の配線層と前記配線部品の配線層とが一体の導体パターンにより接続されていることを特徴とする量子デバイス。
続きを表示（約 670 文字）【請求項２】
前記配線部品が積層基板に埋め込まれている、
請求項１に記載の量子デバイス。
【請求項３】
前記配線部品の一の外面と該一の外面と交差する他の外面との間の外面角部と、前記積層基板の一の内面と該一の内面と交差する他の内面との間の内面角部との少なくともいずれかに、逃げ加工部を有する請求項２に記載の量子デバイス。
【請求項４】
前記導体パターンは、前記積層基板表面の導体層の一部により構成された、
請求項１に記載の量子デバイス。
【請求項５】
前記配線部品は複数の前記配線層を有することを特徴とする請求項１に記載の量子デバイス。
【請求項６】
前記配線部品は、コア材と、該コア材を貫通する貫通ビアとが設けられている、
請求項１に記載の量子デバイス。
【請求項７】
前記積層基板上に配置された複数の分割配線部品により、前記配線部品を構成し、前記分割配線部品にまたがって前記量子チップを配置した、
請求項１に記載の量子デバイス。
【請求項８】
量子チップと、配線層を有する配線部品と、少なくとも前記配線部品の前記量子チップを搭載する面が露出されるように設置された積層基板とを備えた量子デバイスの製造方法であって、
前記積層基板の凹部に前記配線部品を埋め込む工程と、
前記積層基板と配線部品とを一体の導体パターンにより接続する工程と、
を有することを特徴とする量子デバイスの製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、量子デバイスおよびその製造方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
特許文献１には、量子チップをインターポーザに搭載し、このインターポーザをベース基板（例えばＰＣＢ（Print circuit board））に埋め込み、該ベース基板の回路導体と、前記インターポーザの回路導体とをボンディングワイヤで接続した構成の量子デバイスが開示されている。
この量子デバイスは、各部材を構成する材料の（例えばインターポーザを構成するＳｉ（シリコン）とＰＣＢを構成する有機材料との）熱膨張係数の差に起因する熱応力を抑制することにより、接点部分における電気的な接続を安定させて、その信号伝送の品質を維持する効果を得ている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－００２２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１にあっては、前記インターポーザとベース基板との接続にボンディングワイヤを使用することから、ベース基板およびインターポーザの表面に設けられた導体層を設け、この導体層を加工して所定の回路パターンを形成するための、スパッタリング、蒸着、無電解めっき、電解メッキ等の処理によりパターニングを行う工程に加えて、前記ボンディングワイヤによる接続のための工程、すなわち、導体層を加工して所定の導体パターンを形成する工程とは異なる、ワイヤボンボンディング装置を用いた工程が必要となる。
また、ボンディングワイヤでは接続部が個別のワイヤとなること、信号とグランドの回路種としたワイヤの間隔を所望の距離に維持できないため、インピーダンス整合が困難となる。特にＧＨｚ（ギガヘルツ）オーダーの高周波数やそれ以上の周波数ではインピーダンス整合が重要となる。
したがって、特許文献１に記載された量子デバイスには、追加のボンディング工程を行うための設備を用いた別の製造設備が必要になり、製造設備コストの増加、さらには高周波帯域での信号特性の劣化を抑制するという解決すべき課題がある。
【０００５】
この発明は、量子デバイス装置のインターポーザとベース基板との接続に要する工程を簡素化することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の第１の態様にかかる量子デバイスは、量子状態を利用した量子デバイスであって、量子チップと、配線層を有する配線部品と、少なくとも前記配線部品の前記量子チップを搭載する面が露出されるように設置された積層基板とを有し、前記積層基板の配線層と前記配線部品の配線層とが一体の導体パターンにより接続されていることを特徴とする。
【０００７】
また、本発明の第２の態様にかかる量子デバイスの製造方法は、量子チップと、配線層を有する配線部品と、少なくとも前記配線部品の前記量子チップを搭載する面が露出されるように設置された積層基板とを備えた量子デバイスの製造方法であって、前記積層基板の凹部に前記配線部品を埋め込む工程と、前記積層基板と配線部品とを一体の導体パターンにより接続する工程とを有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、量子デバイスのインターポーザとベース基板との接続に要する工程を簡素化することができる。
【図面の簡単な説明】
【０００９】
本発明にかかる量子デバイスの最小構成例を示す断面図である。
本発明の第１実施形態にかかる量子デバイスの断面図である。
本発明の第１実施形態にかかる量子デバイスの平面図および断面図であって、（ａ）（ｂ）は積層基板にインターポーザを実装した態様、（ａ’）（ｂ’）はインターポーザ上に量子デバイスを実装した態様である。
本発明の第２実施形態にかかる量子デバイスの断面図である。
本発明の第３実施形態にかかる量子デバイスの断面図である。
本発明の第４実施形態にかかる量子デバイスの断面図である。
本発明の第５実施形態にかかる量子デバイスの断面図である。
本発明の第６実施形態にかかる量子デバイスを示し、（ａ）は平面図、（ｂ）は断面図である。
図８に示す量子デバイスの鎖線ＩＸ部の拡大図で、（ａ’）は面取り例１、（ａ”）は面取り例２の平面図であり、（ｂ’）は面取り例１、（ｂ”）は面取り例２の断面図である。
本発明の第７実施形態にかかる量子デバイスの平面図であって、（ａ）は一の量子デバイスをインターポーザ上に重ねた例、（ｂ）は複数の量子デバイスをインターポーザ上に重ねた例である。
本発明の第８実施形態にかかる量子デバイスの平面図であって、（ａ）（ｂ）（ｃ）は、それぞれ量子デバイスとインターポーザとの範囲の変形例１、２、３を示す。
本発明の第９実施形態にかかる量子デバイスの平面図であって、（ａ）（ｂ）（ｃ）は、それぞれ量子デバイスとインターポーザとに対する配線部品の配置の変形例１、２、３を示す。
【発明を実施するための形態】
【００１０】
本発明の最小構成例に係る量子デバイスについて、図１を参照して説明する。
この量子デバイスは、量子状態を利用した量子デバイスであって、量子チップ１と、配線層２を有する配線部品３と、少なくとも前記配線部品３の前記量子チップ１を搭載する面が露出されるように設置された積層基板４とを有し、前記積層基板４の配線層５と前記配線部品３の配線層２とが一体の導体パターン６により接続されていることを特徴とする。
（【００１１】以降は省略されています）

関連特許