特許ウォッチ

公開番号2025034495
公報種別公開特許公報(A)
公開日2025-03-13
出願番号2023140895
出願日2023-08-31
発明の名称接合プロセス
出願人デクセリアルズ株式会社
代理人個人,個人
主分類H01L 23/32 20060101AFI20250306BHJP(基本的電気素子)
要約【課題】Chip on Wafer Bondingにおけるチップの位置ずれを防止することができる接合プロセスの提供。
【解決手段】金属配線を有する基板上に部分的にチップ状の層を設置して凹部を形成し、その後、前記凹部に金属配線を有するチップを設置する接合プロセスである。
【選択図】なし

特許請求の範囲【請求項１】
金属配線を有する基板上に部分的にチップ状の層を設置して凹部を形成し、その後、前記凹部に金属配線を有するチップを設置することを特徴とする接合プロセス。
続きを表示（約 210 文字）【請求項２】
前記チップ状の層が、樹脂を含む樹脂層であり、
前記樹脂層を塗布、露光、および現像により形成する、請求項１に記載の接合プロセス。
【請求項３】
還元雰囲気下で行われる、請求項１または２に記載の接合プロセス。
【請求項４】
前記凹部に前記金属配線を有するチップを設置した後に、加圧および加熱の少なくともいずれかを行う、請求項１または２に記載の接合プロセス。

発明の詳細な説明【技術分野】
【０００１】
本発明は、接合プロセスに関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
従来、低抵抗、高放熱性、低背化、微細接合などの観点から、金属配線を有するウェハ（Ｗａｆｅｒ）同士を接合させるハイブリッドボンディング（以下、「Ｗａｆｅｒ－ＷｅｆｅｒＢｏｎｄｉｎｇ」と称することがある）が３Ｄ接合の方法の一つとして行われている。前記Ｗａｆｅｒ－ＷｅｆｅｒＢｏｎｄｉｎｇでは、８インチ、１２インチ等の表面積が大きいウェハの位置合わせにおいて適切な装置及びシステムを用いることで高い精密性を得ることができ、５μｍ以下（例えば、１μｍ、サブミクロン）のバンプ接合が可能である。
【０００３】
一方で、金属配線を有する、チップ（Ｃｈｉｐ）とウェハ（Ｗａｆｅｒ）を接合させるハイブリッドボンディング（以下、「ＣｈｉｐｏｎＷａｆｅｒＢｏｎｄｉｎｇ」と称することがある）も同様に要求が高まっている。
しかしながら、前記ＣｈｉｐｏｎＷａｆｅｒＢｏｎｄｉｎｇでは、接合するチップとウェハのサイズが異なるため各チップの位置ずれによって、チップ表面の金属配線とウェハ表面の金属配線の接合（以下、「バンプ接合」と称することがある）がずれるという問題がある。このため、従来のＣｈｉｐｏｎＷａｆｅｒＢｏｎｄｉｎｇでは５μｍのバンプ接合が限界となっている。
【０００４】
ここで、前記ＣｈｉｐｏｎＷａｆｅｒＢｏｎｄｉｎｇとしては、例えば、一方の面に開口穴が形成されており、他方の面に第１の配線層が形成されている第１の半導体基板と、前記開口穴の内部に構成されており、前記開口穴の底面に対向する面に第２の配線層が形成されている第２の半導体基板と、前記第１の配線層と前記第２の配線層とを電気的に接続する配線と、を含む半導体装置の製造方法が知られている（例えば、特許文献１参照）。
【０００５】
しかしながら、特許文献１に記載の方法は、各チップの位置ずれを防止するようなプロセスについては言及されていない。
【先行技術文献】
【特許文献】
【０００６】
特開２０２１－１９０４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一実施形態は、ＣｈｉｐｏｎＷａｆｅｒＢｏｎｄｉｎｇにおけるチップの位置ずれを防止することができる接合プロセスを提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するための手段としては、以下の通りである。即ち、
＜１＞金属配線を有する基板上に部分的にチップ状の層を設置して凹部を形成し、その後、前記凹部に金属配線を有するチップを設置することを特徴とする接合プロセス。
＜２＞前記チップ状の層が、樹脂を含む樹脂層であり、
前記樹脂層を塗布、露光、および現像により形成する、前記＜１＞に記載の接合プロセス。
＜３＞還元雰囲気下で行われる、前記＜１＞または＜２＞に記載の接合プロセス。
＜４＞前記凹部に前記金属配線を有するチップを設置した後に、加圧および加熱の少なくともいずれかを行う、前記＜１＞または＜２＞に記載の接合プロセス。
【発明の効果】
【０００９】
本発明の一実施形態によれば、ＣｈｉｐｏｎＷａｆｅｒＢｏｎｄｉｎｇにおけるチップの位置ずれを防止することができる接合プロセスを提供することができる。
【図面の簡単な説明】
【００１０】
本発明の一実施形態の接合プロセスにおけるウェハの一例を示す概略図である。
本発明の一実施形態の接合プロセスにおけるチップ状の層を設置する工程の一例を示す概略図である。
本発明の一実施形態の接合プロセスにおけるチップを設置する工程の一例を示す概略図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許