特許ウォッチ

公開番号2025033866
公報種別公開特許公報(A)
公開日2025-03-13
出願番号2023139871
出願日2023-08-30
発明の名称半導体装置
出願人富士電機株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20250306BHJP(基本的電気素子)
要約【課題】小型化が容易で、且つ品質の低下を抑制することができる半導体装置を提供する。
【解決手段】互いに離隔して設けられ、上面側の第1主電極32a,32bと、下面側の第2主電極33a,33bとをそれぞれ有する第1及び第2半導体チップ3a,3bと、第1及び第2半導体チップ3a,3bの周囲に設けられ、第1半導体チップ3aの第1主電極32aに接続部材72aを介して電気的に接続された最上層の第1配線層24cと、第1配線層24cにビア81b,82e,82f,83e,83fを介して電気的に接続され、且つ第2半導体チップ3bの第2主電極33bに電気的に接続された最下層の第2配線層21bとを含む複数層の配線層21b,22b,23c,24cと、複数層の配線層21b,22b,23c,24cの間に設けられた絶縁層20とを有するプリント基板とを備える。
【選択図】図2
特許請求の範囲【請求項１】
互いに離隔して設けられ、上面側の第１主電極と、下面側の第２主電極とをそれぞれ有する第１及び第２半導体チップと、
前記第１及び第２半導体チップの周囲に設けられ、前記第１半導体チップの前記第１主電極に接続部材を介して電気的に接続された最上層の第１配線層と、前記第１配線層にビアを介して電気的に接続され、且つ前記第２半導体チップの前記第２主電極に電気的に接続された最下層の第２配線層とを含む複数層の配線層と、前記複数層の配線層の間に設けられた絶縁層と、を有するプリント基板と、
を備える半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記接続部材が、ボンディングワイヤ、リードフレーム又はフレキシブル基板のいずれかである
請求項１に記載の半導体装置。
【請求項３】
前記第１配線層に電気的に接続された外部接続端子を更に備える
請求項１又は２に記載の半導体装置。
【請求項４】
前記複数層の配線層が、前記第１配線層から離隔して設けられ、前記第２半導体チップの前記第１主電極に接続部材を介して電気的に接続された最上層の第３配線層を更に有する
請求項１又は２に記載の半導体装置。
【請求項５】
前記第３配線層に電気的に接続された外部接続端子を更に備える
請求項４に記載の半導体装置。
【請求項６】
前記複数層の配線層が、
前記第２配線層から離隔して設けられ、前記第１半導体チップの前記第２主電極に電気的に接続された最下層の第３配線層と、
前記第１配線層から離隔して設けられ、前記第３配線層にビアを介して電気的に接続された最上層の第４配線層と、
を更に有する
請求項１又は２に記載の半導体装置。
【請求項７】
前記第４配線層に電気的に接続された外部接続端子を更に備える
請求項６に記載の半導体装置。
【請求項８】
前記第１半導体チップが、上面側に制御電極を更に有し、
前記複数層の配線層が、
前記第１配線層から離隔して設けられ、前記第１半導体チップの前記制御電極に接続部材を介して電気的に接続された最上層の第３配線層と、
前記第３配線層にビアを介して電気的に接続され、前記第３配線層よりも下層の第４配線層と、
前記第１配線層及び前記第３配線層から離隔して設けられ、前記第４配線層にビアを介して電気的に接続された最上層の第５配線層と、
を更に有する
請求項１又は２に記載の半導体装置。
【請求項９】
前記第５配線層に電気的に接続された第１制御端子を更に備える
請求項８に記載の半導体装置。
【請求項１０】
前記複数層の配線層が、
前記第１配線層、前記第３配線層及び前記第５配線層から離隔して設けられ、前記第１半導体チップの前記第１主電極に接続部材を介して電気的に接続された最上層の第６配線層と、
前記第６配線層にビアを介して電気的に接続された、前記第４配線層よりも下層の第７配線層と、
前記第１配線層、前記第３配線層、前記第５配線層及び前記第６配線層から離隔して設けられ、前記第７配線層にビアを介して電気的に接続された最上層の第８配線層と、
を更に有する
請求項８に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、パワー半導体素子を内蔵する半導体装置（半導体モジュール）に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
特許文献１には、配線層を含むガラスセラミック絶縁層と、ガラスセラミック絶縁層より熱伝導率が高いセラミック材料から構成される高熱伝導セラミック絶縁層とを備え、ガラスセラミック絶縁層が、高熱伝導セラミック絶縁層の一方の主面又は高熱伝導セラミック絶縁層の両主面に直接及び／又は配線層を介して形成された複合セラミック多層基板であって、複合セラミック多層基板の主面の垂直方向から観た場合に、ガラスセラミック絶縁層に囲まれ、高熱伝導セラミック絶縁層の主面に形成された発熱素子実装用配線が露出する発熱素子実装部を１箇所以上有する複合セラミック多層基板が開示されている。
【０００３】
特許文献２には、パワー素子が設けられたパワー配線と、パワー素子を制御する制御素子が設けられたガラスセラミック多層基板と、ガラスセラミック多層基板に含まれるガラスセラミックより熱伝導率が高いセラミック材料から構成される高熱伝導セラミック基板とを備え、パワー配線は高熱伝導セラミック基板上に設けられ、高熱伝導セラミック基板には、ガラスセラミック多層基板が直接設けられた半導体モジュールが開示されている。
【０００４】
特許文献３には、低温焼成多層基板と窒化アルミニウム基板との間に接合層を介在させて、この接合層により両基板を強固に接合すること、及び、接合層としてガラスペーストを用いることが開示されている。特許文献４には、窒化アルミニウム基板の上にガラスセラミックシートを搭載し、中央に半導体チップ搭載用の穴を有するセラミック回路基板が開示されている。特許文献５には、制御配線基板を積層基板上に接合材を介して配置すること、及び、制御配線基板を多層の基板にすることが開示されている。
【先行技術文献】
【特許文献】
【０００５】
国際公開第２０１８／１８１５２３号
国際公開第２０１８／１７９５３８号
特開平４－２８８８５４号公報
特開平２－２３８６４２号公報
特開２０２１－１４１２２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の半導体モジュールにおいて、絶縁回路基板上に搭載したパワー半導体素子を端子ケース又は外部接続端子等にボンディングワイヤ等の接続部材を介して接続する場合には、絶縁回路基板上にボンディングエリア（接続領域）を設ける必要があり、半導体モジュールの小型化が困難である。また、絶縁回路基板上に搭載したパワー半導体素子の上方にプリント基板を対向させて、パワー半導体素子をプリント基板にピン端子等を介して接続する場合には、プリント基板によりパワー半導体素子等の部品が隠れてしまうため、部品実装時のアライメントや接合部の検査が困難となり、品質が低下する可能性がある。
【０００７】
上記課題に鑑み、本発明は、小型化が容易で、且つ品質の低下を抑制することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、互いに離隔して設けられ、上面側の第１主電極と、下面側の第２主電極とをそれぞれ有する第１及び第２半導体チップと、第１及び第２半導体チップの周囲に設けられ、第１半導体チップの第１主電極に接続部材を介して電気的に接続された最上層の第１配線層と、第１配線層にビアを介して電気的に接続され、且つ第２半導体チップの第２主電極に電気的に接続された最下層の第２配線層とを含む複数層の配線層と、複数層の配線層の間に設けられた絶縁層とを有するプリント基板とを備える。半導体装置であることを要旨とする。
【発明の効果】
【０００９】
本発明によれば、小型化が容易で、且つ品質の低下を抑制することができる半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
第１実施形態に係る半導体装置の上面図である。
図１のＡ－Ａ´線で切断した垂直方向の断面図である。
プリント基板の最下層の配線層を通過する水平方向の断面図である。
プリント基板の下から２層目の配線層を通過する水平方向の断面図である。
プリント基板の下から３層目の配線層を通過する水平方向の断面図である。
プリント基板の最上層の配線層を通過する水平方向の断面図である。
第１実施形態に係る半導体装置の等価回路図である。
第１比較例に係る半導体装置の垂直方向の断面図である。
第２比較例に係る半導体装置の側面図である。
第２実施形態に係る半導体装置の上面図である。
図１０のＡ－Ａ´線で切断した垂直方向の断面図である。
第３実施形態に係る半導体装置の上面図である。
図１２のＡ－Ａ´線で切断した垂直方向の断面図である。
第４実施形態に係る半導体装置の上面図である。
第５実施形態に係る半導体装置の垂直方向の断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許