特許ウォッチ

公開番号2025030581
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2023136011
出願日2023-08-24
発明の名称半導体パッケージ
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H01L 23/48 20060101AFI20250228BHJP(基本的電気素子)
要約【課題】新規な構成の半導体パッケージを提供する。
【解決手段】半導体パッケージは、Si基板の第1主面上に配置され、ガリウム系半導体層からなるドリフト層と、Si基板とドリフト層との間に介在するバッファ層と、ドリフト層におけるバッファ層とは反対側の表面である第1表面と接触するアノード電極と、Si基板の第2主面からドリフト層の第1表面とは反対側の表面である第2表面に向かって掘り下げられることによって形成され、Si基板およびバッファ層を貫通してドリフト層の第2表面に達するトレンチと、トレンチの内面に形成され、ドリフト層の第2表面と接触するカソード電極とを含む半導体素子と、半導体装置がフリップチップ実装され、アノード電極に電気的に接続されたアノード端子と、ボンディングワイヤを介して半導体装置のカソード電極に電気的に接続されたカソード端子とを含む。
【選択図】図4
特許請求の範囲【請求項１】
第１主面および第２主面を有するＳｉ基板と、
前記Ｓｉ基板の第１主面上に配置され、ガリウム系半導体層からなるドリフト層と、
前記Ｓｉ基板と前記ドリフト層との間に介在するバッファ層と、
前記ドリフト層における前記バッファ層とは反対側の表面である第１表面と接触するアノード電極と、
前記Ｓｉ基板の第２主面から前記ドリフト層の前記第１表面とは反対側の表面である第２表面に向かって掘り下げられることによって形成され、前記Ｓｉ基板および前記バッファ層を貫通して前記ドリフト層の前記第２表面に達するトレンチと、
前記トレンチの内面に形成され、前記ドリフト層の前記第２表面と接触するカソード電極とを含む半導体素子と、
前記半導体装置がフリップチップ実装され、前記アノード電極に電気的に接続されたアノード端子と、
ボンディングワイヤを介して前記半導体装置の前記カソード電極に電気的に接続されたカソード端子と、
前記半導体装置、前記アノード端子および前記カソード電極を封止するための封止樹脂とを含む、半導体パッケージ。
続きを表示（約 850 文字）【請求項２】
前記第１主面は、前記Ｓｉ基板の（１１１）面である、請求項１に記載の半導体パッケージ。
【請求項３】
ガリウム系半導体が、ＧａＮまたはＧａ
２
Ｏ
３
を含む、請求項１に記載の半導体パッケージ。
【請求項４】
ガリウム系半導体が、（Ｉｎ
ｘ１
Ｇａ
１－ｘ
）
２
Ｏ
３
（０≦ｘ１＜１）層、（Ａｌ
ｘ２
Ｇａ
１－ｘ２
）
２
Ｏ
３
（０≦ｘ２＜１）層、Ｓｃ
ｘ３
Ｇａ
１－ｘ３
Ｎ（０≦ｘ３＜１）層、Ｔｌ
ｘ４
Ｇａ
１－ｘ４
Ｎ（０≦ｘ４＜１）層またはＡｌ
ｘ５
Ｇａ
１－ｘ５
Ｎ（０≦ｘ５＜１）層を含む、請求項３に記載の半導体パッケージ。
【請求項５】
バッファ層が、ＡｌＮ層からなる、請求項１に記載の半導体パッケージ。
【請求項６】
前記トレンチが１つのみ形成されている、請求項１に記載の半導体パッケージ。
【請求項７】
前記トレンチが複数形成されている、請求項１に記載の半導体パッケージ。
【請求項８】
前記アノード電極が、前記ドリフト層の前記第１表面にショットキー接触するショットキーメタルを含む、請求項１に記載の半導体パッケージ。
【請求項９】
前記カソード電極が、前記トレンチの内面に形成され、前記ドリフト層の前記第２表面にオーミック接触するオーミックメタルを含む、請求項１に記載の半導体パッケージ。
【請求項１０】
前記半導体装置がショットキーバリアダイオードである、請求項１～９いずれか一項に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体パッケージに関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
特許文献１には、酸化ガリウム（Ｇａ
２
Ｏ
３
）を用いたショットキーバリアダイオードが開示されている。特許文献１に記載のショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に形成された酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極とを備えている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－１７９８１５号公報
【０００４】
[概要]
本開示の一実施形態は、第１主面および第２主面を有するＳｉ基板と、前記Ｓｉ基板の第１主面上に配置され、ガリウム系半導体層からなるドリフト層と、前記Ｓｉ基板と前記ドリフト層との間に介在するバッファ層と、前記ドリフト層における前記バッファ層とは反対側の表面である第１表面と接触するアノード電極と、前記Ｓｉ基板の第２主面から前記ドリフト層の前記第１表面とは反対側の表面である第２表面に向かって掘り下げられることによって形成され、前記Ｓｉ基板および前記バッファ層を貫通して前記ドリフト層の前記第２表面に達するトレンチと、前記トレンチの内面に形成され、前記ドリフト層の前記第２表面と接触するカソード電極とを含む半導体素子と、前記半導体装置がフリップチップ実装され、前記アノード電極に電気的に接続されたアノード端子と、ボンディングワイヤを介して前記半導体装置の前記カソード電極に電気的に接続されたカソード端子と、前記半導体装置、前記アノード端子および前記カソード電極を封止するための封止樹脂とを含む、半導体パッケージを提供する。
【図面の簡単な説明】
【０００５】
図１は、本実施形態に係る半導体パッケージに搭載される第１半導体装置の構成を説明するための図解的な平面図である。
図２は、図１のII-II線に沿う図解的な断面図である。
図３は、第１半導体装置が実装された半導体パッケージの概略平面図である。
図４は、図３のIV-IV線に沿う断面図である。
図５は、第１半導体装置が実装された半導体パッケージの他の例を示す概略平面図である。
図６は、図５のVI-VI線に沿う断面図である。
図７は、本実施形態に係る半導体パッケージに実装される第２半導体装置の構成を説明するための図解的な平面図である。
図８は、図７のVIII-VIIIに線に沿う図解的な断面図である。
図９は、第２半導体装置が実装された半導体パッケージの概略平面図である。
図１０は、図９のX-X線に沿う断面図である。
図１１は、第２半導体装置が実装された半導体パッケージの他の例を示す概略平面図である。
図１２は、図１１のXII-XII線に沿う断面図である。
図１３は、本実施形態に係る半導体パッケージに搭載される第３半導体装置の構成を説明するための図解的な平面図である。
図１４は、図１３のXIII-XIII線に沿う図解的な断面図である。
図１５は、第３半導体装置が実装された半導体パッケージの概略平面図である。
図１６は、図１５のXVI-XVI線に沿う断面図である。
図１７は、第３半導体装置が実装された半導体パッケージの他の例を示す概略平面図である。
図１８は、図１７のXVIII-XVIII線に沿う断面図である。
図１９は、本実施形態に係る半導体パッケージに実装される第４半導体装置の構成を説明するための図解的な平面図である。
図２０は、図１９のXX-XXに線に沿う図解的な断面図である。
図２１は、第４半導体装置が実装された半導体パッケージの概略平面図である。
図２２は、図２１のXXII-XXII線に沿う断面図である。
図２３は、第４導体装置が実装された半導体パッケージの他の例を示す概略平面図である。
図２４は、図２３のXXIV-XXIV線に沿う断面図である。
【０００６】
[詳細な説明]
以下では、本開示の実施の形態を、添付図面を参照して詳細に説明する。
【０００７】
図１は、本実施形態に係る半導体パッケージに搭載される第１半導体装置の構成を説明するための図解的な平面図である。図２は、図１のII-II線に沿う図解的な断面図である。
【０００８】
第１半導体装置１は、ショットキーバリアダイオード（Schottky Barrier Diode）である。第１半導体装置１は、例えば、図１に示すように、平面視四角形のチップ状に形成されている。平面視における第１半導体装置１の四辺のそれぞれの長さは、たとえば、数ｍｍ程度である。この実施形態では、平面視における第１半導体装置１の四辺のそれぞれの長さは、１ｍｍ（１０００μｍ）程度である。
【０００９】
第１半導体装置１は、第１主面（表面）２ａおよび第２主面（裏面）２ｂを有するＳｉ（シリコン）基板２を含む。Ｓｉ基板２は、平面視で四角形状である。また、第１半導体装置１は、Ｓｉ基板２の第１主面２ａに形成されたバッファ層３を含む。バッファ層３は、第１主面（表面）３ａおよび第２主面（裏面）３ｂを有する。バッファ層３は、平面視で、Ｓｉ基板２と整合する四角形状である。
【００１０】
さらに、第１半導体装置１は、バッファ層３の第１主面３ａに形成され、ガリウム系半導体層からなるドリフト層４を含む。ドリフト層４は、第１主面（表面）４ａおよび第２主面（裏面）４ｂを有する。ドリフト層４は、平面視でバッファ層３と整合する四角形状である。ドリフト層４の第１主面４ａは、本開示における「ドリフト層の第１表面」の一例であり、ドリフト層４の第２主面４ｂは、本開示における「ドリフト層の第２表面」の一例である。
（【００１１】以降は省略されています）

関連特許