特許ウォッチ

公開番号2025030913
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2023136606
出願日2023-08-24
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類G05F 1/10 20060101AFI20250228BHJP(制御;調整)
要約【課題】複数の抵抗を含む回路素子の実装面積を小さくし得る半導体装置を提供する。
【解決手段】半導体装置は、直列接続される複数の抵抗と、それぞれが複数の抵抗に並列接続される複数の第1スイッチ素子とを含み、複数の抵抗に印加される電圧を分圧する分圧回路と、第1スイッチ素子のオンオフを制御する制御回路と、複数の抵抗に直列接続され、第1スイッチ素子のオンオフ状態にかかわらず導通状態であり、複数の抵抗に特定の電流を供給する電流源として機能する第2スイッチ素子と、分圧回路は、制御回路がオフした第1スイッチ素子に並列接続される抵抗に電流が流れることで発生する電圧を分圧電圧として出力する。
【選択図】図1
特許請求の範囲【請求項１】
直列接続される複数の抵抗と、それぞれが複数の前記抵抗に並列接続される複数の第１スイッチ素子とを含み、複数の前記抵抗に印加される電圧を分圧する分圧回路と、
前記第１スイッチ素子のオンオフを制御する制御回路と、
前記複数の抵抗に直列接続され、前記第１スイッチ素子のオンオフ状態にかかわらず導通状態であり、複数の前記抵抗に特定の電流を供給する電流源として機能する第２スイッチ素子と、
前記分圧回路は、
前記制御回路がオフした前記第１スイッチ素子に並列接続される前記抵抗に前記電流が流れることで発生する電圧を分圧電圧として出力する、半導体装置。
続きを表示（約 460 文字）【請求項２】
前記分圧電圧と特定基準電圧とを比較し、前記特定基準電圧よりも高い前記分圧電圧、又は前記特定基準電圧よりも低い前記分圧電圧を検出したことを示す検出信号を出力する検出回路を備える、請求項１に記載の半導体装置。
【請求項３】
電源からの電圧を入力する非反転入力端子と、複数の前記抵抗を含む直列体の第１端に接続され前記分圧電圧を入力する反転入力端子とを有し、前記直列体の前記第１端側とは反対側の第２端に、前記電源からの電圧を非反転増幅した電圧を出力する非反転増幅器を備える、請求項１に記載の半導体装置。
【請求項４】
前記第２スイッチ素子は、ゲートが接地されるデプレッション形のＮチャネル型トランジスタである、請求項２又は３に記載の半導体装置。
【請求項５】
前記第２スイッチ素子と、ゲート及びドレインが前記第２スイッチ素子のゲートに接続され、前記ドレインに電流源からの電流が供給される第３スイッチ素子とを有する電流ミラー回路を備える、請求項１に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
特許文献１には、高電圧を電圧降下させて、降下電圧を出力する高電圧降下回路が開示されている（特許文献１の図９参照）。特許文献１に開示される高電圧降下回路は、直列接続される複数の抵抗と、それぞれが複数の抵抗に並列接続される複数のスイッチ素子とを含み、複数の抵抗に印加される電圧を分圧して分圧電圧（Ｖｄｉｖ）として出力する分圧回路として機能する。
【先行技術文献】
【特許文献】
【０００３】
特開平１０－２８９０２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の従来技術では、消費電力の低減を図るために電流を小さくして抵抗値を大きくした場合、分圧電圧を生成するための抵抗の寸法が大きくになり得る。そのため、高電圧降下回路を含む半導体装置における回路素子の実装面積をより小さくするというニーズに対応できない可能性がある。このように、従来技術では、複数の抵抗を含む半導体装置の小型化を図る上で改善の余地がある。
【０００５】
本開示は、上記の事情を踏まえ、複数の抵抗を含む回路素子の実装面積を小さくし得る半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本開示にかかる半導体装置は、直列接続される複数の抵抗と、それぞれが複数の前記抵抗に並列接続される複数の第１スイッチ素子とを含み、複数の前記抵抗に印加される電圧を分圧する分圧回路と、前記第１スイッチ素子のオンオフを制御する制御回路と、前記複数の抵抗に直列接続され、前記第１スイッチ素子のオンオフ状態にかかわらず導通状態であり、複数の前記抵抗に特定の電流を供給する電流源として機能する第２スイッチ素子と、前記分圧回路は、前記制御回路がオフした前記第１スイッチ素子に並列接続される前記抵抗に前記電流が流れることで発生する電圧を分圧電圧として出力する。
【発明の効果】
【０００７】
本開示によれば、複数の抵抗を含む回路素子の実装面積を小さくし得る半導体装置を提供することが可能となる、という効果を奏する。
【図面の簡単な説明】
【０００８】
図１は本開示の第１実施形態にかかる半導体装置の構成を示す図である。
図２は図１に示す第２スイッチ素子の電圧（ゲートソース間Ｖｇｓ）・電流（ドレインソース間電流Ｉｄｓ）特性を示す図である。
図３は比較例にかかる半導体装置の構成を示す図である。
図４は本開示の第２実施形態にかかる半導体装置の構成を示す図である。
図５は本開示の第３実施形態にかかる半導体装置の構成を示す図である。
【発明を実施するための形態】
【０００９】
以下、実施形態を図面に基づいて説明する。なお、同一の機能や構成には、同一又は類似の符号を付して、その説明を適宜省略する。
【００１０】
［第１実施形態］
図１は本開示の第１実施形態にかかる半導体装置の構成を示す図である。半導体装置１００－１は、分圧回路１０、制御回路２０、第２スイッチ素子ＳＷ２、検出回路４０、及び基準電圧切替回路５０を備えてよい。
（【００１１】以降は省略されています）

関連特許