TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025020741
公報種別
公開特許公報(A)
公開日
2025-02-13
出願番号
2023124304
出願日
2023-07-31
発明の名称
半導体装置
出願人
ミネベアパワーデバイス株式会社
代理人
ポレール弁理士法人
主分類
H10D
12/00 20250101AFI20250205BHJP()
要約
【課題】
IGBTのターンオフ時にアクティブ領域の内部を通過する配線領域の近傍で破壊が発生するのを抑制する。
【解決手段】
半導体装置1が、IGBTを有するアクティブ領域2の内部を通過する配線領域4を有し、配線領域4は、第1導電型のドリフト層11と、ドリフト層11よりも裏面側に設けられた第2導電型のコレクタ層16と、ドリフト層11よりも表面側に設けられた第2導電型のウェル層17と、ウェル層17よりも表面側に設けられゲート電極21にゲート電位を供給するゲートランナ5と、ゲートランナ5よりも表面側に設けられたエミッタ電極22と、ウェル層17とエミッタ電極22とを電気的に接続するコンタクト領域(第3のコンタクト領域30)と、を有し、ゲートランナ5は、単層(第1のゲートランナ5A)で構成されているとともに、コンタクト領域に対応する位置に、コンタクト領域よりも大きい開口部5Cを有する。
【選択図】図5
特許請求の範囲
【請求項1】
IGBTを有するアクティブ領域と、前記アクティブ領域の周囲を囲う終端領域と、前記アクティブ領域の内部を通過する配線領域と、を有し、
前記IGBTは、ゲート電極と、表面側に設けられたエミッタ電極と、裏面側に設けられたコレクタ電極と、を有し、
前記配線領域は、第1導電型のドリフト層と、前記ドリフト層よりも裏面側に設けられた第2導電型のコレクタ層と、前記ドリフト層よりも表面側に設けられた第2導電型のウェル層と、前記ウェル層よりも表面側に設けられ前記ゲート電極にゲート電位を供給するゲートランナと、前記ゲートランナよりも表面側に設けられた前記エミッタ電極と、前記ウェル層と前記エミッタ電極とを電気的に接続するコンタクト領域と、を有し、
前記ゲートランナは、単層で構成されているとともに、前記コンタクト領域に対応する位置に、前記コンタクト領域よりも大きい開口部を有することを特徴とする半導体装置。
続きを表示(約 590 文字)
【請求項2】
請求項1において、
前記開口部は、前記ゲートランナの短手方向の中心を含む位置に設けられていることを特徴とする半導体装置。
【請求項3】
請求項1において、
前記エミッタ電極は、前記ゲートランナの短手方向の全体を覆う位置に設けられていることを特徴とする半導体装置。
【請求項4】
請求項1において、
前記ゲートランナは、ポリシリコンで構成されていることを特徴とする半導体装置。
【請求項5】
請求項1において、
前記IGBTは、トレンチを有し、
前記ゲート電極は、前記トレンチの内部に設けられていることを特徴とする半導体装置。
【請求項6】
請求項1において、
前記アクティブ領域と前記終端領域との間に、前記ゲート電極にゲート電位を供給する少なくとも2層で構成されたゲートランナを有することを特徴とする半導体装置。
【請求項7】
請求項6において、
前記配線領域に設けられた前記ゲートランナは、ポリシリコンで構成されており、
前記アクティブ領域と前記終端領域との間に設けられた少なくとも2層で構成された前記ゲートランナは、裏面側がポリシリコンで構成され、表面側が金属で構成されていることを特徴とする半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置に関する。
続きを表示(約 1,500 文字)
【背景技術】
【0002】
半導体装置の一種として、IGBT(Insulated Gate Bipolar Transistor)が知られている。
【0003】
図8は、従来の半導体装置の上面図である。図9は、図8のD部拡大図である。図10は、図9のC-C’断面図である。なお、図8および図9では、図を見やすくするため、一部の構成要素の図示を省略している。
【0004】
図8に示すように、従来の半導体装置1は、IGBTを有するアクティブ領域2と、アクティブ領域2の周囲を囲う終端領域3と、アクティブ領域2の内部を通過する配線領域4と、ゲートランナ5と、ゲートパッド6とを有する。また、従来の半導体装置1は、図9および図10に示すように、ドリフト層11と、ボディ層12と、エミッタ層13と、コンタクト層14と、バッファ層15と、コレクタ層16と、ウェル層17と、ゲート電極21と、エミッタ電極22と、コレクタ電極23と、図示しないゲート絶縁膜と、図示しないトレンチと、層間絶縁膜26と、絶縁膜27と、第1のコンタクト領域28と、第2のコンタクト領域29とを有する。
【0005】
図8に示すように、アクティブ領域2と終端領域3との間、および、配線領域4には、IGBTのゲート電極21にゲート電位を供給するゲートランナ5が設けられている。ゲートランナ5は、外部と接続されるゲートパッド6に接続されている。
【0006】
配線領域4のゲートランナ5は、図9および図10に示すように、ポリシリコンで構成された第1のゲートランナ5Aと、金属で構成された第2のゲートランナ5Bとの2層で構成されている。第1のゲートランナ5Aと第2のゲートランナ5Bとの間は、層間絶縁膜26を貫通する第2のコンタクト領域29で接続されている。金属はポリシリコンよりも配線抵抗が小さいため、ゲートランナ5を2層で構成することにより、ゲートランナ5の配線抵抗を低減することができる。
【0007】
配線領域4のゲートランナ5を2層で構成した従来技術としては、例えば特許文献1の図26や、特許文献2の図20などがある。
【先行技術文献】
【特許文献】
【0008】
特開2019-12840号公報
特開2018-200950号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、従来の半導体装置1では、図10に示すように、配線領域4において、IGBTのターンオフ時に、ゲートランナ5に重なる位置のコレクタ層16から注入されたホール31が、ウェル層17に入り、配線領域4の外側の、ボディ層12とエミッタ電極22とをコンタクト層14を介して接続する第1のコンタクト領域28を通過して、エミッタ電極22に抜けるという経路で引き抜かれるため、第1のコンタクト領域28の端部にホール31が集中して、配線領域4の近傍の破壊箇所32で示す位置において破壊が発生する場合があるという問題があった。そして、このような破壊により、IGBTの逆バイアス安全動作領域(RBSOA:Reverse Bias Safe Operating Area)破壊耐量が制限されるという問題があった。
【0010】
本発明が解決しようとする課題は、IGBTのターンオフ時にアクティブ領域の内部を通過する配線領域の近傍で破壊が発生するのを抑制した半導体装置を提供することである。
【課題を解決するための手段】
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
個人
集積回路
24日前
個人
集積回路
13日前
シチズン電子株式会社
発光装置
7日前
HOYA株式会社
光照射装置
13日前
富士電機株式会社
半導体装置
13日前
個人
低ノイズ超高速イメージセンサ
23日前
ローム株式会社
半導体装置
29日前
株式会社半導体エネルギー研究所
記憶装置
6日前
株式会社半導体エネルギー研究所
表示装置
6日前
三菱電機株式会社
半導体装置
13日前
個人
スーパージャンクションMOSFET
20日前
ソニーグループ株式会社
光検出装置
24日前
ローム株式会社
半導体集積回路
27日前
株式会社半導体エネルギー研究所
半導体装置
24日前
京セラ株式会社
受光モジュール
29日前
株式会社カネカ
太陽電池製造方法
14日前
ローム株式会社
窒化物半導体装置
7日前
ローム株式会社
半導体装置
14日前
株式会社半導体エネルギー研究所
発光デバイス
24日前
日亜化学工業株式会社
発光素子
今日
日亜化学工業株式会社
発光素子
24日前
サンケン電気株式会社
半導体装置
13日前
東ソー株式会社
積層体及びそれを備えた熱電変換材料
7日前
サンケン電気株式会社
半導体装置
27日前
ローム株式会社
発光装置
14日前
ローム株式会社
半導体装置
6日前
日亜化学工業株式会社
発光素子の製造方法
24日前
日亜化学工業株式会社
発光装置の製造方法
20日前
キオクシア株式会社
半導体記憶装置
13日前
日亜化学工業株式会社
発光装置
27日前
住友電気工業株式会社
光センサ
24日前
日亜化学工業株式会社
発光装置
14日前
日亜化学工業株式会社
発光装置の製造方法
13日前
株式会社アイシン
ペロブスカイト太陽電池
6日前
富士電機株式会社
半導体装置
24日前
日本特殊陶業株式会社
圧電素子
28日前
続きを見る
他の特許を見る