特許ウォッチ

公開番号2025017399
公報種別公開特許公報(A)
公開日2025-02-06
出願番号2023120397
出願日2023-07-25
発明の名称半導体装置及びその製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H10D 30/66 20250101AFI20250130BHJP()
要約【課題】歩留まりが向上した半導体装置の製造方法を提供する。
【解決手段】第1導電型の第1炭化珪素層の上面の第1領域に、第1炭化珪素層と第1導電型不純物密度が異なり、第1膜厚D2を有する第2炭化珪素層を形成する工程と、上面の第2領域に、第2導電型の、膜厚D4を有する第3炭化珪素層を形成する工程と、第1炭化珪素層の上に、第2炭化珪素層より第1導電型不純物濃度が低く、膜厚D1を有する第4炭化珪素層を形成する工程と、第4炭化珪素層が形成された後の、第1炭化珪素層から第4炭化珪素層に向かう方向における、第2炭化珪素層の第2膜厚D3及び第4炭化珪素層の膜厚D1を測定する工程と、第4炭化珪素層の膜厚D1、第2炭化珪素層の第1膜厚D2、第2膜厚D3及び第3炭化珪素層の膜厚D4に基づいて、第4炭化珪素層を貫通し第3炭化珪素層に到達する、所定の深さのトレンチを形成する工程と、を備える半導体装置の製造方法である。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型の第１炭化珪素層の上面の第１領域に、前記第１炭化珪素層と第１導電型不純物密度が異なり、第１膜厚Ｄ２を有する第２炭化珪素層を形成する工程と、
前記上面の第２領域に、第２導電型の、膜厚Ｄ４を有する第３炭化珪素層を形成する工程と、
前記第１炭化珪素層の上に、前記第２炭化珪素層より第１導電型不純物濃度が低く、膜厚Ｄ１を有する第４炭化珪素層を形成する工程と、
前記第４炭化珪素層が形成された後の、前記第１炭化珪素層から前記第４炭化珪素層に向かう方向における、前記第２炭化珪素層の第２膜厚Ｄ３及び前記第４炭化珪素層の膜厚Ｄ１を測定する工程と、
前記第４炭化珪素層の膜厚Ｄ１、前記第２炭化珪素層の第１膜厚Ｄ２、第２膜厚Ｄ３及び前記第３炭化珪素層の膜厚Ｄ４に基づいて、前記第４炭化珪素層を貫通し前記第３炭化珪素層に到達する、所定の深さのトレンチを形成する工程と、
を備える半導体装置の製造方法。
続きを表示（約 1,200 文字）【請求項２】
（前記第４炭化珪素層の膜厚Ｄ１）＋（（前記第３炭化珪素層の膜厚Ｄ４）－（（前記第２炭化珪素層の第１膜厚Ｄ２）－（前記第２炭化珪素層の第２膜厚Ｄ３）））／２
に基づいて、前記所定の深さのトレンチを形成する、
請求項１記載の半導体装置の製造方法。
【請求項３】
前記第４炭化珪素層の膜厚Ｄ１、前記第２炭化珪素層の第１膜厚Ｄ２、第２膜厚Ｄ３及び前記第３炭化珪素層の膜厚Ｄ４に基づいて、前記第４炭化珪素層を貫通し前記第３炭化珪素層に到達する、前記所定の深さのトレンチを形成する工程の前に、
前記第３炭化珪素層の上の前記第４炭化珪素層の上に、第２導電型の第５炭化珪素層を形成する工程と、
前記第５炭化珪素層の上に、第１導電型の第６炭化珪素層を形成する工程と、
をさらに備え、
前記第４炭化珪素層の膜厚Ｄ１、前記第２炭化珪素層の第１膜厚Ｄ２、第２膜厚Ｄ３及び前記第３炭化珪素層の膜厚Ｄ４に基づいて、前記第４炭化珪素層を貫通し前記第３炭化珪素層に到達する、前記所定の深さの前記トレンチを形成する工程の後に、
前記トレンチ内に第１絶縁膜を形成する工程と、
前記トレンチ内に、前記第１絶縁膜を介して前記第５炭化珪素層に対向するように設けられる第２電極を形成する工程と、
前記第２電極の上に第２絶縁膜を形成する工程と、
前記第１炭化珪素層の下に、第１電極を形成する工程と、
前記第６炭化珪素層の上に、第３電極を形成する工程と、
をさらに備える請求項１記載の半導体装置の製造方法。
【請求項４】
前記上面において、前記第１領域は、前記第２領域の周囲に設けられている、
請求項１記載の半導体装置の製造方法。
【請求項５】
前記第１領域は、前記半導体装置のＴＥＧ領域に設けられている、
請求項１記載の半導体装置の製造方法。
【請求項６】
前記第１領域は、前記半導体装置のスクライブレーンに設けられている、
請求項１記載の半導体装置の製造方法。
【請求項７】
前記第１領域は、前記半導体装置の外周領域に設けられている、
請求項１記載の半導体装置の製造方法。
【請求項８】
前記第１炭化珪素層から前記第４炭化珪素層に向かう方向における、前記第２炭化珪素層の第１導電型不純物の濃度分布は、複数のピークを有する、
請求項１乃至請求項７いずれか一項記載の半導体装置の製造方法。
【請求項９】
前記第３炭化珪素層を形成した後、前記第４炭化珪素層を形成する前に、
前記第３炭化珪素層の上に、前記第１炭化珪素層及び前記第４炭化珪素層よりも第１導電型不純物濃度の高い第７炭化珪素層を形成する工程をさらに備える、
請求項１乃至請求項７いずれか一項記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。炭化珪素はＳｉ（シリコン）と比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍である。そのため、ＳｉＣを用いることにより、低損失かつ高温動作可能な半導体デバイスを実現することができる。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－００４０１０号公報
特開２０１７－０５０５１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、歩留まりが向上した半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置の製造方法は、第１導電型の第１炭化珪素層の上面の第１領域に、第１炭化珪素層と第１導電型不純物密度が異なり、第１膜厚Ｄ２を有する第２炭化珪素層を形成する工程と、上面の第２領域に、第２導電型の、膜厚Ｄ４を有する第３炭化珪素層を形成する工程と、第１炭化珪素層の上に、第２炭化珪素層より第１導電型不純物濃度が低く、膜厚Ｄ１を有する第４炭化珪素層を形成する工程と、第４炭化珪素層が形成された後の、第１炭化珪素層から第４炭化珪素層に向かう方向における、第２炭化珪素層の第２膜厚Ｄ３及び第４炭化珪素層の膜厚Ｄ１を測定する工程と、第４炭化珪素層の膜厚Ｄ１、第２炭化珪素層の第１膜厚Ｄ２、第２膜厚Ｄ３及び第３炭化珪素層の膜厚Ｄ４に基づいて、第４炭化珪素層を貫通し第３炭化珪素層に到達する、所定の深さのトレンチを形成する工程と、を備える。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の模式断面図である。
第１領域が配置される場所の一例を示す模式図である。
第１実施形態の半導体装置の製造工程を示す模式断面図である。
第２実施形態の半導体装置の模式断面図である。
第２実施形態の半導体装置の製造工程を示す模式断面図である。
第３実施形態の半導体装置の模式断面図である。
第３実施形態の半導体装置の製造工程を示す模式断面図である。
第４実施形態の半導体装置の模式断面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００８】
以下の説明において、ｎ
＋
、ｎ、ｎ
－
及び、ｐ
＋
、ｐ、ｐ
－
の表記を用いる場合、これらの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ
＋
はｎよりもｎ型の不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ型の不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ
＋
型、ｎ
－
型を単にｎ型、ｐ
＋
型、ｐ
－
型を単にｐ型と記載する場合もある。
【０００９】
不純物濃度は、Ｃ－Ｖ測定（容量測定）により測定することが可能である。また、不純物濃度は、例えば、ＳＩＭＳ（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅＭｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
【００１０】
以下、第１導電型をｎ型、第２導電型をｐ型として記載する。
（【００１１】以降は省略されています）

関連特許