特許ウォッチ

公開番号2025017117
公報種別公開特許公報(A)
公開日2025-02-05
出願番号2023120009
出願日2023-07-24
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H01L 25/07 20060101AFI20250129BHJP(基本的電気素子)
要約【課題】絶縁回路基板における回路パターンの低抵抗化及び低インダクタンス化が可能な半導体装置を提供する。
【解決手段】実施形態の半導体装置は、絶縁回路基板10と、絶縁回路基板20と、絶縁回路基板10と絶縁回路基板20との間に設けられた半導体チップ30及び基板間スペーサ70とを備える。絶縁回路基板10の導電板11に含まれる導電パターン11bは、基板間スペーサ70を囲むように配置された第1辺14aa、第2辺14bb、第3辺14cc、及び第4辺14ddを有する。第1辺14aaはY方向に延伸し、第2辺14bbは第1辺に連続して配置され、Y方向と直交するX方向に延伸し、第3辺14ccは第2辺に連続して配置され、Y方向に延伸し、第4辺14ddは第3辺に連続して配置され、Y方向及びX方向に対して斜めに延伸している。
【選択図】図2
特許請求の範囲【請求項１】
第１導電板と、第２導電板と、前記第１導電板と前記第２導電板との間に設けられた第１絶縁基板とを有する第１絶縁回路基板と、
第３導電板と、第４導電板と、前記第３導電板と前記第４導電板との間に設けられた第２絶縁基板とを有する第２絶縁回路基板と、
前記第１絶縁回路基板と前記第２絶縁回路基板との間に設けられた第１半導体チップと、
前記第１絶縁回路基板と前記第２絶縁回路基板との間に設けられた第１スペーサと、
を具備し、
前記第１導電板は第１導電パターンを有し、
前記第１導電パターン上に前記第１スペーサが配置され、
前記第１導電パターンは、前記第１スペーサを囲むように配置された第１辺、第２辺、第３辺、及び第４辺を有し、
前記第１辺は、第１方向に延伸し、
前記第２辺は、前記第１辺に連続して配置され、前記第１方向と直交する第２方向に延伸し、
前記第３辺は、前記第２辺に連続して配置され、前記第１方向に延伸し、
前記第４辺は、前記第３辺に連続して配置され、前記第１方向及び前記第２方向に対して斜めに延伸している半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１辺と前記第４辺は、前記第１スペーサから離れる方向に行くに従い、前記第１辺と前記第４辺との間隔が狭くなるように配置される請求項１に記載の半導体装置。
【請求項３】
前記第１辺と前記第４辺との間隔は、前記第１スペーサの直径より小さい請求項２に記載の半導体装置。
【請求項４】
前記第１辺、前記第２辺、前記第３辺、及び前記第４辺の各々は、直線状に延伸している請求項１に記載の半導体装置。
【請求項５】
前記第１導電板は、前記第１導電パターン、第２導電パターン、及び第３導電パターンを有し、
前記第１スペーサの周囲には、前記第１導電パターンと第２導電パターンとの間、及び前記第１導電パターンと第３導電パターンとの間に、前記第１導電板が除去されたスリットが設けられている請求項１に記載の半導体装置。
【請求項６】
前記スリットは、第１部分、第２部分、第３部分、及び第４部分を有し、
前記第１部分は、前記第１方向に延伸し、
前記第２部分は、前記第１部分に連続して配置され、前記第１方向と直交する第２方向に延伸し、
前記第３部分は、前記第２部分に連続して配置され、前記第１方向に延伸し、
前記第４部分は、前記第３部分に連続して配置され、前記第１方向及び前記第２方向に対して斜めに延伸している請求項５に記載の半導体装置。
【請求項７】
前記第１絶縁回路基板と前記第２絶縁回路基板との間に設けられた第２半導体チップと、
前記第１絶縁回路基板と前記第２絶縁回路基板との間に設けられた第２スペーサと、
前記第１半導体チップと前記第２絶縁回路基板との間に設けられた第３スペーサと、
前記第２半導体チップと前記第２絶縁回路基板との間に設けられた第４スペーサと、
をさらに具備する請求項１に記載の半導体装置。
【請求項８】
前記第１導電パターンの前記第１方向の一端上に設けられた端子をさらに具備し、
前記端子は、矩形形状を有する矩形部と、前記矩形部の前記第２方向の一端から突き出た突出部とを有する請求項１に記載の半導体装置。
【請求項９】
前記第１導電パターンの前記第１方向の一端上に設けられた端子をさらに具備し、
前記端子は、矩形形状を有する矩形部と、前記矩形部の前記第２方向の一端から及び前記矩形部の前記第１方向の他端から突き出た突出部とを有する請求項８に記載の半導体装置。
【請求項１０】
前記突出部から前記第１スペーサまでの距離は、前記矩形部の前記第２方向の他端から前記第１スペーサまでの距離より短い請求項８に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
半導体チップを搭載した絶縁回路基板を含む半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１６－１４６４４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
絶縁回路基板における回路パターンの低抵抗化及び低インダクタンス化が可能な半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１導電板と、第２導電板と、前記第１導電板と前記第２導電板との間に設けられた第１絶縁基板とを有する第１絶縁回路基板と、第３導電板と、第４導電板と、前記第３導電板と前記第４導電板との間に設けられた第２絶縁基板とを有する第２絶縁回路基板と、前記第１絶縁回路基板と前記第２絶縁回路基板との間に設けられた第１半導体チップと、前記第１絶縁回路基板と前記第２絶縁回路基板との間に設けられた第１スペーサとを具備する。前記第１導電板は第１導電パターンを有し、前記第１導電パターン上に前記第１スペーサが配置され、前記第１導電パターンは、前記第１スペーサを囲むように配置された第１辺、第２辺、第３辺、及び第４辺を有し、前記第１辺は、第１方向に延伸し、前記第２辺は、前記第１辺に連続して配置され、前記第１方向と直交する第２方向に延伸し、前記第３辺は、前記第２辺に連続して配置され、前記第１方向に延伸し、前記第４辺は、前記第３辺に連続して配置され、前記第１方向及び前記第２方向に対して斜めに延伸している。
【図面の簡単な説明】
【０００６】
第１実施形態に係る半導体装置の外形を示す斜視図である。
第１実施形態に係る半導体装置の構成を示す平面図である。
図２におけるIII－III線に沿った断面図である。
第１実施形態に係る半導体装置における基板間スペーサの周囲の拡大図である。
比較例の半導体装置における基板間スペーサの周囲の拡大図である。
第２実施形態に係る半導体装置の構成を示す平面図である。
第２実施形態に係る半導体装置における基板間スペーサの周囲の拡大図である。
第３実施形態に係る半導体装置の構成を示す平面図である。
第３実施形態に係る半導体装置における基板間スペーサの周囲の拡大図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態について説明する。以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、以下に示す実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、及び配置等を下記のものに特定するものではない。
【０００８】
１．第１実施形態
第１実施形態の半導体装置について説明する。半導体装置は、半導体チップと、半導体チップを上下から挟む２つの絶縁回路基板とを含み、これらをモールド材にてホールドしたパッケージ構造を有する。
【０００９】
図１、図２、及び図３を用いて、第１実施形態の半導体装置の構成について説明する。図１は、第１実施形態の半導体装置の外形を示す斜視図である。図２は、第１実施形態の半導体装置の構成を示す平面図である。図３は、図２におけるIII－III線に沿った断面図である。
【００１０】
半導体装置は、本体部１、板端子２、３及び４、並びに複数のリード端子５を備える。本体部１は、モールド材６、下側の絶縁回路基板１０、上側の絶縁回路基板２０、半導体チップ３０及び４０、チップスペーサ５０及び６０、並びに基板間スペーサ７０及び８０を含む。
（【００１１】以降は省略されています）

関連特許