特許ウォッチ

公開番号2025024482
公報種別公開特許公報(A)
公開日2025-02-20
出願番号2023128628
出願日2023-08-07
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H01L 25/07 20060101AFI20250213BHJP(基本的電気素子)
要約【課題】インダクタンスの小さい半導体装置を提供する。
【解決手段】実施形態の半導体装置は、複数の第1半導体素子を有する第1回路基板と、複数の第2半導体素子を有する第2回路基板と、第1回路基板の第1出力配線と第2回路基板の第2出力配線を接続し、平面部、第1足部、第2足部及び第1橋部を有し、第1足部が第1出力配線と接続し、第2足部が第2出力配線と接続し、第1足部と第2足部は第1橋部で接続されている出力端子を有する。
【選択図】図1
特許請求の範囲【請求項１】
複数の第１半導体素子を有する第１回路基板と、
複数の第２半導体素子を有する第２回路基板と、
前記第１回路基板の第１出力配線と前記第２回路基板の第２出力配線を接続し、平面部、第１足部、第２足部及び第１橋部を有し、前記第１足部が前記第１出力配線と接続し、前記第２足部が前記第２出力配線と接続し、前記第１足部と前記第２足部は前記第１橋部で接続されている出力端子を有する半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１足部と前記第１橋部は、直接的に接続し、
前記第２足部と前記第１橋部は、直接的に接続し、
前記平面部と前記第１橋部は、電気的に接続し、
前記平面部と前記第１橋部は、直接的には接続しない請求項１に記載の半導体装置。
【請求項３】
前記第１橋部の配線幅Ｗ０は、前記第１出力配線の配線幅Ｗ１の６５％以上９５％以下であり、
前記配線幅Ｗ１は、前記第１出力配線と前記第１足部が接続している部分を含む第１出力配線の幅の平均値であり、
前記第１橋部の配線幅Ｗ０は、前記第２出力配線の配線幅Ｗ２の６５％以上９５％以下であり、
前記配線幅Ｗ２は、前記第２出力配線と前記第２足部が接続している部分の幅の平均値である請求項１に記載の半導体装置。
【請求項４】
前記第１橋部は、１本の導電体である請求項１に記載の半導体装置。
【請求項５】
前記第１橋部は、２本以上に分割されていない導電体である請求項１に記載の半導体装置。
【請求項６】
前記第１橋部の幅方向は、前記第１出力配線の幅方向であり、
前記第１橋部の幅方向は、前記第２出力配線の幅方向である請求項３に記載の半導体装置。
【請求項７】
前記第１足部の幅方向は、前記配線幅Ｗ１の幅方向であり、
前記第２足部の幅方向は、前記配線幅Ｗ２の幅方向であり、
前記第１足部の幅Ｗ３は、前記配線幅Ｗ１の７５％以上９５％以下であり、
前記第２足部の幅Ｗ４は、前記配線幅Ｗ２の７５％以上９５％以下である請求項３に記載の半導体装置。
【請求項８】
前記第１橋部の長さ方向は、前記第１回路基板から前記第２回路基板に向かう方向である請求項１に記載の半導体装置。
【請求項９】
複数の第３半導体素子を有する第３回路基板と、
複数の第４半導体素子を有する第４回路基板と、をさらに有し、
前記出力端子は、第３足部、第４足部及び第２橋部をさらに有し、
前記出力端子は、前記第３回路基板の第３出力配線と前記第４回路基板の第４出力配線とを接続し、
前記第３足部が前記第３出力配線と接続し、
前記第４足部が前記第４出力配線と接続し、
前記第３足部と前記第４足部は前記第２橋部で接続されている請求項１に記載の半導体装置。
【請求項１０】
前記第３足部と前記第２橋部は、直接的に接続し、
前記第４足部と前記第２橋部は、直接的に接続し、
前記平面部と前記第２橋部は、電気的に接続し、
前記平面部と前記第２橋部は、直接的には接続しない請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
発電や送電、ポンプやブロアなどの回転機、通信システムや工場などの電源装置、交流モータによる鉄道、電気自動車、家庭用電化製品等の幅広い分野に向けた、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ－Ｅｆｆｅｃｔ－Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）といった半導体素子を含む、電力制御用に設計されたパワー半導体装置の開発が行われている。
【０００３】
通常、パワー半導体装置においては、ベース（基板）上に設けられた複数の半導体素子をボンディングワイヤや端子板を用いて並列接続し、大きな電力を扱うことを可能としている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２０－１５５５０１
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、インダクタンスの小さい半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、複数の第１半導体素子を有する第１回路基板と、複数の第２半導体素子を有する第２回路基板と、第１回路基板の第１出力配線と第２回路基板の第２出力配線を接続し、平面部、第１足部、第２足部及び第１橋部を有し、第１足部が第１出力配線と接続し、第２足部が第２出力配線と接続し、第１足部と第２足部は第１橋部で接続されている出力端子を有する。
【図面の簡単な説明】
【０００７】
実施形態の半導体装置の模式斜視図。
実施形態の半導体装置の模式上面図。
実施形態の半導体装置の等価回路図。
実施形態の半導体装置の等価回路図。
実施形態の半導体装置の模式図。
実施形態の半導体装置の模式図。
実施形態の半導体装置の模式図。
実施形態の半導体装置の模式図。
実施形態の半導体装置の模式図。
実施形態の半導体装置の模式上面図。
実施形態の出力端子の斜視模式図。
実施形態の半導体装置の等価回路図。
実施形態の半導体装置の模式図。
実施形態の半導体装置の模式図。
実施形態の半導体装置の模式図。
実施形態の半導体装置の模式図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付し、一度説明した部材についてはその説明を省略する場合がある。
【０００９】
（第１実施形態）
第１実施形態の半導体装置は、複数の第１半導体素子を有する第１回路基板と、複数の第２半導体素子を有する第２回路基板と、第１回路基板の第１出力配線と第２回路基板の第２出力配線を接続し、平面部、第１足部、第２足部及び第１橋部を有し、第１足部が第１出力配線と接続し、第２足部が第２出力配線と接続し、第１足部と第２足部は第１橋部で接続されている出力端子を有する。
【００１０】
図１は、第１実施形態の半導体装置１００の模式斜視図である。図２は、第１実施形態の半導体装置１００の上面模式図である。図１と図２の模式図において、ゲート端子などの部材は省略している。図１の模式図において、一部の部材（例えば、端子）は、部分的に図示している。
（【００１１】以降は省略されています）

関連特許