特許ウォッチ

公開番号2025016751
公報種別公開特許公報(A)
公開日2025-02-04
出願番号2024195046,2023126695
出願日2024-11-07,2018-03-09
発明の名称システム
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類G06K 19/077 20060101AFI20250128BHJP(計算;計数)
要約【課題】通信インターフェースの高速化を図ることが可能なシステムを提供する。
【解決手段】メモリカードは、ロウR1に配置され、電源端子VDDとグランド端子VSSを含む端子群PA1と、ロウR1に平行に延びたロウR2に配置され、差動データ信号を通信するための複数の差動データ端子と複数のグランド端子GNDとを含む端子群PA2と、を備え、差動データ端子は、互に隣接して配される一対の差動データ端子RX0N、RX0P、TX0N、TX0Pを含み、一対の差動データ端子は、複数のグランド端子の間に配され、SD規格に対応した通信では、端子群PA1に含まれる端子を使用してシングルエンド信号を受信し、PCIe規格に対応した通信では、端子群にPA1含まれる端子を使用してPCIe規格に対応した差動クロック信号及びリセット信号を受信し、端子群PA2に含まれる端子を使用してPCIe規格に対応した差動データ信号を受信する。
【選択図】図1
特許請求の範囲【請求項１】
第１ロウに配置され、第１の電源端子と第１のグランド端子とを含む第１の端子群と、
前記第１ロウに平行に延びた第２ロウに配置され、差動データ信号を通信するための複数の差動データ端子と複数のグランド端子とを含む第２の端子群と、
を備え、
前記複数の差動データ端子は、互に隣接して配される一対の差動データ端子を含み、
前記一対の差動データ端子は、前記複数のグランド端子の間に配され、
ＳＤ規格に対応した第１のモードでの通信では、前記第１の端子群に含まれる端子を使用して前記ＳＤ規格に対応したシングルエンド信号を受信し、
ＰＣＩｅ規格に対応した第２のモードでの通信では、前記第１の端子群に含まれる端子を使用して前記ＰＣＩｅ規格に対応した差動クロック信号及びリセット信号を受信し、前記第２の端子群に含まれる端子を使用して前記ＰＣＩｅ規格に対応した差動データ信号を受信する
メモリカードと、
前記メモリカードの前記第１の電源端子に第１電源を供給可能であるホスト機器と、
を備えるシステム。
続きを表示（約 1,200 文字）【請求項２】
前記第１の端子群は、第１端子と、複数の第２端子と、第３端子と、を含み、
前記メモリカードは、前記第１のモードでの通信では、前記第１の端子群に含まれる前記複数の第２端子を使用して前記ＳＤ規格に対応したデータ信号を受信し、前記第１の端子群に含まれる前記第３端子を使用して前記ＳＤ規格に対応したクロック信号を受信し、
前記メモリカードは、前記第２のモードでの通信では、前記第１の端子群に含まれる前記第１端子及び前記複数の第２端子を使用して前記ＰＣＩｅ規格に対応した差動クロック信号及びリセット信号を受信し、前記第２の端子群に含まれる前記複数の差動データ端子を使用して前記ＰＣＩｅ規格に対応した差動データ信号を受信する
請求項１に記載のシステム。
【請求項３】
前記メモリカードの前記第２の端子群は、第２の電源端子をさらに含み、
前記第２の電源端子に電源電圧が印加されない場合、前記メモリカードは、前記第１のモードでの通信を行い、
前記第２の電源端子に電源電圧が印加される場合、前記メモリカードは、前記第２のモードでの通信を行う
請求項１に記載のシステム。
【請求項４】
前記ホスト機器は、前記メモリカードの前記第２の電源端子に前記第１電源よりも低い第２電源を供給可能である
請求項３に記載のシステム。
【請求項５】
前記メモリカードの前記一対の差動データ端子は、
差動データ信号を送信するための一対の差動データ端子と、
差動データ信号を受信するための一対の差動データ端子と、
を含み、
前記メモリカードの前記複数のグランド端子は、第２のグランド端子、第３のグランド端子、第４のグランド端子を含み、
前記メモリカードの前記送信するための一対の差動データ端子は、前記第２のグランド端子と前記第３のグランド端子との間に配され、
前記メモリカードの前記受信するための一対の差動データ端子は、前記第３のグランド端子と前記第４のグランド端子との間に配され、
前記メモリカードの前記第３のグランド端子は、両側で前記送信するための一対の差動データ端子と前記受信するための一対の差動データ端子とに隣接する
請求項１に記載のシステム。
【請求項６】
前記メモリカードは、
ＮＡＮＤフラッシュメモリと、
メモリインターフェース回路と、
前記メモリインターフェース回路を介して前記ＮＡＮＤフラッシュメモリに接続されるカードインターフェース回路と、
をさらに備える
請求項１に記載のシステム。
【請求項７】
前記メモリカードの厚さは、１．４ｍｍ～１．６ｍｍの範囲にある
請求項１に記載のシステム。

発明の詳細な説明【技術分野】
【０００１】
本実施の形態は、概して、システムに関するものである。
続きを表示（約 3,600 文字）【背景技術】
【０００２】
メモリカードでは、記憶容量の増大に伴ってデータの転送量が増大している。データの転送量の増大に伴ってデータの転送時間が増大するのを防止するため、メモリカードに搭載される通信インターフェースの高速化が求められている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１６－２９５５６号公報
【発明の概要】
【課題を解決するための手段】
【０００４】
一つの実施形態によれば、メモリカードとホスト機器とを有するシステムが提供される。メモリカードは、第１の主面と第１の端子群と第２の端子群とを有する。第１の主面は、第１辺と第１辺に平行な第２辺とを含む。第１の端子群は、第１の主面の第１ロウに配置され、３以上の端子を含む。第２の端子群は、第１の主面の第２ロウであって第１ロウに平行な第２ロウに配置され、３以上の端子を含む。第１ロウは前記第２辺よりも前記第１辺に近い。第２ロウは第１辺よりも第２辺に近い。第２の端子群は、差動データ信号を通信するための複数の差動データ端子と、グランド電位に接続された複数のグランド端子とを含む。メモリカードは、ＳＤ規格に対応した第１のモードでの通信では、前記第１の端子群に含まれる端子を使用して前記ＳＤ規格に対応したシングルエンド信号を受信する。メモリカードは、ＰＣＩｅ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔｅｘｐｒｅｓｓ）規格に対応した第２のモードでの通信では、前記第１の端子群に含まれる端子を使用して前記ＰＣＩｅ規格に対応した差動クロック信号及びリセット信号を受信し、前記第２の端子群に含まれる端子を使用して前記ＰＣＩｅ規格に対応した差動データ信号を受信する。ホスト機器は、メモリカードの第１の電源端子に第１電源を供給可能である。
【図面の簡単な説明】
【０００５】
図１は、第１実施形態に係るメモリカードの概略構成を示す平面図である。
図２は、第２実施形態に係るメモリカードの概略構成を示す平面図である。
図３は、第２実施形態に係るメモリカードの他の概略構成を示す平面図である。
図４Ａは、第３実施形態に係るメモリカードの概略構成を示す平面図である。
図４Ｂは、第５実施形態に係るメモリカードの概略構成を示す平面図である。
図４Ｃは、第４実施形態に係るメモリカードの概略構成を示す平面図である。
図５は、第６実施形態に係るメモリカードの概略構成を示すブロック図である。
図６は、第７実施形態に係るメモリカードが装着されたホスト機器の概略構成を示すブロック図である。
図７は、第８実施形態に係るメモリカードが装着されたインターフェースカードの概略構成を示すブロック図である。
図８は、第９実施形態に係るメモリカードのバスモードの設定時のホスト機器の動作を示すフローチャートである。
図９は、第１０実施形態に係るメモリカードに接続される差動伝送路におけるＡＣカップリングコンデンサの実装方法を示すブロック図である。
図１０Ａは、第１１実施形態に係るメモリカードに接続される差動伝送路におけるＡＣカップリングコンデンサの実装方法を示すブロック図である。
図１０Ｂは、第１２実施形態に係るメモリカードに接続される差動伝送路におけるＡＣカップリングコンデンサの実装方法を示すブロック図である。
図１１Ａは、第１３実施形態に係るメモリカードに用いられるコネクタの概略構成の一例を示す斜視図である。
図１１Ｂは、第１３実施形態に係るメモリカードに用いられるコネクタの概略構成の一例を示す断面図である。
図１２Ａは、第１４実施形態に係るメモリカードの装着前のコネクタの概略構成の一例を示す断面図である。
図１２Ｂは、第１４実施形態に係るメモリカードの装着前のコネクタの概略構成の一例を示す平面図である。
図１２Ｃは、第１４実施形態に係るメモリカードの装着後のコネクタの概略構成の一例を示す断面図である。
図１２Ｄは、第１４実施形態に係るメモリカードの装着後のコネクタの概略構成の一例を示す平面図である。
図１３Ａは、第１５実施形態に係るメモリカードの装着前のアダプタの概略構成の一例を示す断面図である。
図１３Ｂは、第１５実施形態に係るメモリカードの装着前のアダプタの概略構成の一例を示す平面図である。
図１３Ｃは、第１５実施形態に係るメモリカードの装着後のアダプタの概略構成の一例を示す断面図である。
図１３Ｄは、第１５実施形態に係るメモリカードの装着後のアダプタの概略構成の一例を示す平面図である。
図１４Ａは、第１６実施形態に係るメモリカードの装着前のアダプタの概略構成の一例を示す断面図である。
図１４Ｂは、第１６実施形態に係るメモリカードの装着前のアダプタの概略構成の一例を示す平面図である。
図１４Ｃは、第１６実施形態に係るメモリカードの装着後のアダプタの概略構成の一例を示す断面図である。
図１４Ｄは、第１６実施形態に係るメモリカードの装着後のアダプタの概略構成の一例を示す平面図である。
図１５Ａは、第１７実施形態に係るメモリカードの装着前のアダプタの概略構成の一例を示す断面図である。
図１５Ｂは、第１７実施形態に係るメモリカードの装着前のアダプタの概略構成の一例を示す平面図である。
図１５Ｃは、第１７実施形態に係るメモリカードの装着後のアダプタの概略構成の一例を示す断面図である。
図１５Ｄは、第１７実施形態に係るメモリカードの装着後のアダプタの概略構成の一例を示す平面図である。
図１６Ａは、第１８実施形態に係るメモリカードの概略構成を示す斜視図である。
図１６Ｂは、第１９実施形態に係るメモリカードの装着前のアダプタの概略構成の一例を示す断面図である。
図１６Ｃは、第２０実施形態に係るメモリカードの概略構成を示す斜視図である。
図１６Ｄは、図１６Ｃのメモリカードの装着後のアダプタの状態を示す断面図である。
図１７は、第２１実施形態に係るメモリカードの装着後のアダプタの概略構成の一例を示す平面図である。
図１８は、第２２実施形態に係るメモリカードの概略構成を示す平面図である。
【発明を実施するための形態】
【０００６】
以下に添付図面を参照して、実施の形態にかかるメモリカード、ホスト機器、メモリカード用コネクタおよびメモリカード用アダプタを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。以下の実施形態では、メモリカードとしてＳＤカードを例にとるが、マルチメディアカードなどのその他のカードであってもよい。
【０００７】
（第１実施形態）
図１は、第１実施形態に係るメモリカードの概略構成を示す平面図である。
図１において、メモリカードＳＤ１のカード面上にはロウＲ１、Ｒ２が設けられている。ロウＲ１、Ｒ２には、端子群ＰＡ１、ＰＡ２がそれぞれ設けられている。ロウＲ１は、端子群ＰＡ１の端子を横方向に並べて配置する領域を指定することができる。ロウＲ２は、端子群ＰＡ２の端子を横方向に並べて配置する領域を指定することができる。
【０００８】
各端子群ＰＡ１、ＰＡ２の端子の寸法は異なっていてもよいし、各端子群ＰＡ１、ＰＡ２の端子間の間隔は異なっていてもよい。ロウＲ１において、端子群ＰＡ１の各端子の配置位置は縦方向にずれていてもよい。ロウＲ２において、端子群ＰＡ２の各端子の配置位置は縦方向にずれていてもよい。
【０００９】
このメモリカードＳＤ１のフォームファクタは、ｍｉｃｒｏＳＤカードに対応させることができる。この時、メモリカードＳＤ１の縦の寸法Ａ１は１５ｍｍ、横の寸法Ｂ１は１１ｍｍ、厚さは１．０ｍｍに設定することができる。
【００１０】
各ロウＲ１、Ｒ２には、ある１つのインターフェース規格に準拠した通信に用いられる信号が割り当てられる。この時、複数のインターフェース規格に準拠した通信に用いられる信号が１つのロウに割り当てられないようにすることができる。ただし、１つのインターフェース規格に準拠した通信に用いられる信号が複数のロウに割り当てられていてもよい。
（【００１１】以降は省略されています）

関連特許