特許ウォッチ

公開番号2025012568
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2023115485
出願日2023-07-13
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H10D 8/60 20250101AFI20250117BHJP()
要約【課題】立上り電圧および順方向電圧のばらつきを抑制できる半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、シリコン面から構成される第1の面およびカーボン面から構成される第2の面を有するSiC層と、前記第1の面の一部を頂面とし前記頂面に接続する側面を有する複数の突起部と、前記複数の突起部との間でショットキー接合を形成する第1の電極と、前記第2の面上の第2の電極と、前記SiC層内に設けられた第1導電形の第1の半導体領域と、前記複数の突起部間における前記SiC層内に設けられ、前記第1の半導体領域と前記第1の電極との間に位置する第2導電形の第2の半導体領域と、前記突起部の前記側面に設けられ、前記第1の電極と前記突起部内の前記第1の半導体領域との間に位置し、前記第1の半導体領域よりも第1導電形の不純物濃度の高い第1導電形の第3の半導体領域とを備える。
【選択図】図2
特許請求の範囲【請求項１】
シリコン面から構成される第１の面と、前記第１の面の反対側のカーボン面から構成される第２の面とを有するＳｉＣ層と、
前記ＳｉＣ層内に設けられ、前記第１の面の一部を頂面とし、前記頂面に接続する側面を有する複数の突起部と、
前記複数の突起部との間でショットキー接合を形成する第１の電極と、
前記第２の面上に設けられた第２の電極と、
前記ＳｉＣ層内に設けられた第１導電形の第１の半導体領域と、
前記複数の突起部間における前記ＳｉＣ層内に設けられ、前記第１の半導体領域と前記第１の電極との間に位置する第２導電形の第２の半導体領域と、
前記突起部の前記側面に設けられ、前記第１の電極と前記突起部内の前記第１の半導体領域との間に位置し、前記第１の半導体領域よりも第１導電形の不純物濃度の高い第１導電形の第３の半導体領域と、
を備える半導体装置。
続きを表示（約 1,700 文字）【請求項２】
シリコン面から構成される第１の面と、前記第１の面の反対側のカーボン面から構成される第２の面とを有するＳｉＣ層と、
前記ＳｉＣ層内に設けられ、前記第１の面の一部を頂面とし、前記頂面に接続する側面を有する複数の突起部と、
前記複数の突起部との間でショットキー接合を形成する第１の電極と、
前記第２の面上に設けられた第２の電極と、
前記ＳｉＣ層内に設けられた第１導電形の第１の半導体領域と、
前記複数の突起部間における前記ＳｉＣ層内に設けられ、前記第１の半導体領域と前記第１の電極との間に位置する第２導電形の第２の半導体領域と、
前記突起部の前記頂面に設けられ、前記第１の電極と前記突起部内の前記第１の半導体領域との間に位置する第２導電形の第４の半導体領域と、
を備える半導体装置。
【請求項３】
シリコン面から構成される第１の面と、前記第１の面の反対側のカーボン面から構成される第２の面とを有するＳｉＣ層と、
前記ＳｉＣ層内に設けられ、前記第１の面の一部を頂面とし、前記頂面に接続する側面を有する複数の突起部と、
前記複数の突起部との間でショットキー接合を形成する第１の電極と、
前記第２の面上に設けられた第２の電極と、
前記ＳｉＣ層内に設けられた第１導電形の第１の半導体領域と、
前記複数の突起部間における前記ＳｉＣ層内に設けられ、前記第１の半導体領域と前記第１の電極との間に位置する第２導電形の第２の半導体領域と、
少なくとも前記突起部の前記側面を覆うように設けられ、前記第１の電極よりも仕事関数の小さい導電部と、
を備える半導体装置。
【請求項４】
前記導電部は、バナジウムまたはチタンシリサイドを含む、請求項３に記載の半導体装置。
【請求項５】
前記突起部の前記側面に設けられ、前記導電部と前記突起部内の前記第１の半導体領域との間に位置し、前記第１の半導体領域よりも第１導電形の不純物濃度の高い第１導電形の第５の半導体領域をさらに備える、請求項３に記載の半導体装置。
【請求項６】
前記突起部の前記頂面に設けられ、前記第１の電極と前記突起部内の前記第１の半導体領域との間に位置する第２導電形の第６の半導体領域をさらに備える、請求項３に記載の半導体装置。
【請求項７】
前記第１の電極は、チタン、モリブデン、バナジウム、ニッケル、または、チタンとアルミニウムの積層膜を含む、請求項１～６のいずれかに記載の半導体装置。
【請求項８】
前記第２の半導体領域内に設けられ、前記第２の半導体領域よりも第２導電形の不純物濃度の高い第２導電形の第７の半導体領域をさらに備える、請求項１～６のいずれかに記載の半導体装置。
【請求項９】
前記第７の半導体領域と前記第１の電極との間に設けられたシリサイド層をさらに備える、請求項８に記載の半導体装置。
【請求項１０】
シリコン面から構成される第１の面と、前記第１の面の反対側のカーボン面から構成される第２の面とを有するＳｉＣ層と、
前記ＳｉＣ層内に設けられ、前記第１の面の一部を頂面とし、前記頂面に接続する側面を有する複数の突起部と、
前記複数の突起部との間でショットキー接合を形成する第１の電極と、
前記第２の面上に設けられた第２の電極と、
前記ＳｉＣ層内に設けられた第１導電形の第１の半導体領域と、
前記複数の突起部間における前記ＳｉＣ層内に設けられ、前記第１の半導体領域と前記第１の電極との間に位置する第２導電形の第２の半導体領域と、
前記第１の電極と、前記突起部内の前記第１の半導体領域との間に設けられ、前記突起部の前記側面におけるショットキー接合の特性と、前記突起部の前記頂面におけるショットキー接合の特性とを合わせるショットキー特性調整部と、
を備える半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
半導体装置の一つとして、金属と半導体を接合させたショットキーバリアダイオード（ＳＢＤ）が知られている。ＳＢＤは、順方向電圧（Ｖ
Ｆ
）が小さく、逆回復時間が短いという利点を有する。ＳＢＤには逆バイアス印加時のリーク電流（Ｉ
Ｒ
）が大きいという欠点もあるが、リーク電流を抑えるために、ｎ形半導体層の表面にｐ形領域を埋め込んだＪＢＳ（ＪｕｎｃｔｉｏｎＢａｒｒｉｅｒＳｃｈｏｔｔｋｙＤｉｏｄｅ）構造が用いられている。さらに、順方向電圧とリーク電流をともに低減させるために、ｎ形半導体層の金属界面側をトレンチ構造とすることが知られている。
【０００３】
また、高耐圧化を図るために、半導体材料として炭化ケイ素（ＳｉＣ）が用いられる。しかし、ＳｉＣを用いたトレンチ構造のＳＢＤにおいては、トレンチの表面と側面とでショットキー接合の特性が異なるため、立上り電圧（Ｖ
ｔｈ
）や順方向電圧がばらつくという課題がある。
【先行技術文献】
【特許文献】
【０００４】
特開２０１７－５５００９号公報
特許第７０６７６９８号
特許第５５５７５８１号
特開２０２３－０４６６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、立上り電圧および順方向電圧のばらつきを抑制できる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、シリコン面から構成される第１の面および前記第１の面の反対側のカーボン面から構成される第２の面を有するＳｉＣ層と、前記ＳｉＣ層内に設けられ、前記第１の面の一部を頂面とし、前記頂面に接続する側面を有する複数の突起部と、前記複数の突起部との間でショットキー接合を形成する第１の電極と、前記第２の面上に設けられた第２の電極と、前記ＳｉＣ層内に設けられた第１導電形の第１の半導体領域と、前記複数の突起部間における前記ＳｉＣ層内に設けられ、前記第１の半導体領域と前記第１の電極との間に位置する第２導電形の第２の半導体領域と、前記突起部の前記側面に設けられ、前記第１の電極と前記突起部内の前記第１の半導体領域との間に位置し、前記第１の半導体領域よりも第１導電形の不純物濃度の高い第１導電形の第３の半導体領域と、を備える。
【図面の簡単な説明】
【０００７】
第１の実施形態に係る半導体装置の断面図である。
図１の領域Ａを拡大した図である。
ショットキー特性調整部が設けられていない場合のショットキーバリアダイオードのＩ
Ｆ
－Ｖ
Ｆ
特性を示すグラフである。
第１の実施形態に係る半導体装置のショットキーバリアダイオードのＩ
Ｆ
－Ｖ
Ｆ
特性を示すグラフである。
第２の実施形態に係る半導体装置の一部断面図である。
第２の実施形態に係る半導体装置のショットキーバリアダイオードのＩ
Ｆ
－Ｖ
Ｆ
特性を示すグラフである。
第３の実施形態に係る半導体装置の一部断面図である。
第１～第３の実施形態に係るショットキー特性調整部を適用可能な他の半導体装置の一部断面を示す図である。
図８に示す半導体装置の一部平面図である。
八角形状の平面形状を有する高濃度アノード領域を備える半導体装置の一部平面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態を説明する。実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
以下の説明において、半導体領域における不純物濃度の相対的な高低を表すために、ｎ
＋
、ｎ、ｎ
－
、ｐ
＋
、ｐ、ｐ
－
の表記を用いる場合がある。ｎ
＋
はｎよりもｎ形不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形不純物濃度が相対的に低いことを示す。ｐ
＋
はｐよりもｐ形不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形不純物濃度が相対的に低いことを示す。ｎ形、ｎ
＋
形およびｎ
－
形は特許請求の範囲における第１導電形の一例である。ｐ形、ｐ
＋
形およびｐ
－
形は特許請求の範囲における第２導電形の一例である。なお、以下の説明において、ｎ形とｐ形は反転されてもよい。つまり、第１導電形がｐ形であり、第２導電型がｎ形であってもよい。
【００１０】
なお、不純物濃度は、たとえば、ＳＩＭＳ（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、たとえば、ＳＣＭ（ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅＭｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。
（【００１１】以降は省略されています）

関連特許