特許ウォッチ

公開番号2025012484
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2023115348
出願日2023-07-13
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H10D 30/66 20250101AFI20250117BHJP()
要約【課題】サージ電流耐量が向上する半導体装置を提供する。
【解決手段】実施形態の半導体装置は、トランジスタ領域と、ダイオード領域とを備える。トランジスタ領域は、第1の面に接する第1の部分を有するn型の第1の炭化珪素領域と、複数のp型の第2の炭化珪素領域と、n型の第3の炭化珪素領域と、第2の炭化珪素領域の間を接続する複数のp型の第4の炭化珪素領域と、第1の電極と、第2の電極と、ゲート電極と、を含む。ダイオード領域は、第1の面に接する第2の部分を有するn型の第1の炭化珪素領域と、p型の第5の炭化珪素領域と、第5の炭化珪素領域の間を接続する複数のp型の第6の炭化珪素領域と、第1の電極と、第2の電極と、を含む。さらに、第3の炭化珪素領域と第5の炭化珪素領域を接続する第7の炭化珪素領域を含む。
【選択図】図1
特許請求の範囲【請求項１】
第１の方向に交互に配置される複数のトランジスタ領域と複数のダイオード領域とを備え、
前記トランジスタ領域は、
第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層であって、
前記第１の面に接し前記第１の方向に直交する第２の方向に延び前記第１の方向に配置される複数の第１の部分を有するｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ前記第２の方向に延び前記第１の方向に配置される複数のｐ型の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に設けられたｎ型の第３の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ前記第２の方向に配置され、隣り合う２つの前記第２の炭化珪素領域の間を接続する複数のｐ型の第４の炭化珪素領域と、
を含む炭化珪素層と、
前記第１の部分、前記第２の炭化珪素領域、前記第３の炭化珪素領域、及び前記第４の炭化珪素領域に接する第１の電極と、
前記第２の面と接する第２の電極と、
前記第２の炭化珪素領域と対向し前記第２の方向に延び前記第１の方向に配置される複数のゲート電極と、
前記ゲート電極と前記第２の炭化珪素領域との間に設けられたゲート絶縁層と、
を含み、
前記ダイオード領域は、
前記第１の面に接し前記第２の方向に延びる複数の第２の部分を有するｎ型の前記第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第２の方向に延び前記第１の方向に配置される複数のｐ型の第５の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に設けられ前記第２の方向に配置され、隣り合う２つの前記第５の炭化珪素領域の間を接続する複数のｐ型の第６の炭化珪素領域と、
を含む前記炭化珪素層と、
前記第２の部分、前記第５の炭化珪素領域、及び前記第６の炭化珪素領域に接する前記第１の電極と、
前記第２の電極と、を含み、
前記炭化珪素層は、前記第１の炭化珪素領域と前記第１の面との間に設けられ前記第２の方向に配置され、隣り合う前記第２の炭化珪素領域と前記第５の炭化珪素領域の間を接続する複数のｐ型の第７の炭化珪素領域を、更に含む、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１の面に投影された前記第５の炭化珪素領域の単位面積当たりの占有率は、前記第１の面に投影された前記第２の炭化珪素領域の前記単位面積当たりの占有率よりも大きい、請求項１記載の半導体装置。
【請求項３】
前記第１の電極と前記第５の炭化珪素領域の前記単位面積当たりの接触面積は、前記第１の電極と前記第２の炭化珪素領域の前記単位面積当たりの接触面積よりも大きい、請求項２記載の半導体装置。
【請求項４】
前記第６の炭化珪素領域の前記第２の方向の幅は、前記第５の炭化珪素領域の前記第１の方向の幅よりも小さい、請求項１記載の半導体装置。
【請求項５】
隣り合う２つの前記第４の炭化珪素領域の前記第２の方向の距離は、前記トランジスタ領域の前記第１の方向の幅よりも小さい、請求項１記載の半導体装置。
【請求項６】
前記第４の炭化珪素領域は前記第１の方向に延び、前記第４の炭化珪素領域は前記第２の炭化珪素領域と交差し、
前記第６の炭化珪素領域は前記第１の方向に延び、前記第６の炭化珪素領域は前記第５の炭化珪素領域と交差し、
前記第４の炭化珪素領域、前記第６の炭化珪素領域、及び前記第７の炭化珪素領域は前記第１の方向に連続する、請求項１記載の半導体装置。
【請求項７】
前記第４の炭化珪素領域の深さは、前記第２の炭化珪素領域の深さよりも深く、
前記第６の炭化珪素領域の深さは、前記第５の炭化珪素領域の深さよりも深い、請求項１記載の半導体装置。
【請求項８】
前記第４の炭化珪素領域のｐ型不純物濃度は、前記第２の炭化珪素領域のｐ型不純物濃度より高く、
前記第６の炭化珪素領域のｐ型不純物濃度は、前記第５の炭化珪素領域のｐ型不純物濃度より高い、請求項１記載の半導体装置。
【請求項９】
前記第５の炭化珪素領域を間に挟んで隣り合う２つの前記第２の部分の間の前記第１の方向の第２の距離は、前記第２の炭化珪素領域を間に挟んで隣り合う２つの前記第１の部分の間の前記第１の方向の第１の距離と等しい、請求項１記載の半導体装置。
【請求項１０】
前記トランジスタ領域の前記第１の方向の幅は、前記ダイオード領域の前記第１の方向の幅よりも大きい、請求項１記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
半導体デバイス用の材料の一つとして炭化珪素がある。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を実現することができる。
【０００３】
炭化珪素を用いた縦型のＭＯＳＦＥＴは、ｐｎ接合ダイオードを内蔵ダイオードとして有する。例えば、ＭＯＳＦＥＴは誘導性負荷に接続されたスイッチング素子として用いられる。この場合、ＭＯＳＦＥＴのオフ時であっても、内蔵ダイオードを用いることで還流電流を流すことが可能となる。
【０００４】
しかし、ボディダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長し、ＭＯＳＦＥＴのオン抵抗が増大するという問題がある。ＭＯＳＦＥＴのオン抵抗の増大は、ＭＯＳＦＥＴの信頼性の低下を招く。例えば、ＭＯＳＦＥＴに内蔵ダイオードとしてユニポーラ動作するＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅ（ＳＢＤ）を設けることで、炭化珪素層中の積層欠陥の成長の抑制が可能となる。ＭＯＳＦＥＴに内蔵ダイオードとしてＳＢＤを設けることでＭＯＳＦＥＴの信頼性が向上する。
【０００５】
ＭＯＳＦＥＴに瞬間的に定常状態を超えて大きなサージ電流が流れる場合がある。大きなサージ電流が流れると、大きなサージ電圧が印加されて発熱し、ＭＯＳＦＥＴが破壊する。ＭＯＳＦＥＴに許容されるサージ電流の最大許容ピーク電流値（Ｉ
ＦＳＭ
）はサージ電流耐量と称される。ＳＢＤを設けたＭＯＳＦＥＴにおいて、サージ電流耐量を向上させることが望まれる。
【先行技術文献】
【特許文献】
【０００６】
特開２０２３－７７１１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、サージ電流耐量が向上する半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態の半導体装置は、第１の方向に交互に配置される複数のトランジスタ領域と複数のダイオード領域とを備え、前記トランジスタ領域は、第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層であって、前記第１の面に接し前記第１の方向に直交する第２の方向に延び前記第１の方向に配置される複数の第１の部分を有するｎ型の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に設けられ前記第２の方向に延び前記第１の方向に配置される複数のｐ型の第２の炭化珪素領域と、前記第２の炭化珪素領域と前記第１の面との間に設けられたｎ型の第３の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に設けられ前記第２の方向に配置され、隣り合う２つの前記第２の炭化珪素領域の間を接続する複数のｐ型の第４の炭化珪素領域と、を含む炭化珪素層と、前記第１の部分、前記第２の炭化珪素領域、前記第３の炭化珪素領域、及び前記第４の炭化珪素領域に接する第１の電極と、前記第２の面と接する第２の電極と、前記第２の炭化珪素領域と対向し前記第２の方向に延び前記第１の方向に配置される複数のゲート電極と、前記ゲート電極と前記第２の炭化珪素領域との間に設けられたゲート絶縁層と、を含み、前記ダイオード領域は、前記第１の面に接し前記第２の方向に延びる複数の第２の部分を有するｎ型の前記第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第２の方向に延び前記第１の方向に配置される複数のｐ型の第５の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に設けられ前記第２の方向に配置され、隣り合う２つの前記第５の炭化珪素領域の間を接続する複数のｐ型の第６の炭化珪素領域と、を含む前記炭化珪素層と、前記第２の部分、前記第５の炭化珪素領域、及び前記第６の炭化珪素領域に接する前記第１の電極と、前記第２の電極と、を含み、前記炭化珪素層は、前記第１の炭化珪素領域と前記第１の面との間に設けられ前記第２の方向に配置され、隣り合う前記第２の炭化珪素領域と前記第５の炭化珪素領域の間を接続する複数のｐ型の第７の炭化珪素領域を、更に含む。
【図面の簡単な説明】
【０００９】
第１の実施形態の半導体装置の模式上面図。
第１の実施形態の半導体装置の一部の模式断面図。
第１の実施形態の半導体装置の一部の模式上面図。
第１の実施形態の半導体装置の一部の拡大模式断面図。
第１の実施形態の半導体装置の一部の拡大模式断面図。
第１の実施形態の半導体装置の一部の模式断面図。
第１の実施形態の半導体装置の一部の模式上面図。
第１の実施形態の半導体装置の一部の拡大模式断面図。
第１の実施形態の半導体装置の一部の拡大模式断面図。
第１の実施形態の半導体装置の一部の模式断面図。
第１の実施形態の半導体装置の一部の模式上面図。
第１の実施形態の半導体装置の一部の拡大模式断面図。
第１の実施形態の半導体装置の一部の拡大模式断面図。
第１の実施形態の半導体装置の模式上面図。
第１の比較例の半導体装置の模式上面図。
第１の比較例の半導体装置の模式断面図。
第１の比較例の半導体装置の等価回路図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第３の比較例の半導体装置の模式上面図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の第１の変形例の半導体装置の模式断面図。
第１の実施形態の第１の変形例の半導体装置の模式断面図。
第２の実施形態の半導体装置の一部の模式断面図。
第２の実施形態の半導体装置の一部の模式上面図。
第２の実施形態の半導体装置の一部の模式断面図。
第２の実施形態の半導体装置の一部の模式上面図。
第２の実施形態の半導体装置の一部の模式断面図。
第２の実施形態の半導体装置の一部の模式上面図。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。
（【００１１】以降は省略されています）

関連特許