特許ウォッチ

公開番号2024180434
公報種別公開特許公報(A)
公開日2024-12-26
出願番号2024176350,2023092645
出願日2024-10-08,2015-06-17
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H01L 21/336 20060101AFI20241219BHJP(基本的電気素子)
要約【課題】占有面積が小さく、集積度の高い半導体装置を提供する。
【解決手段】第1の導電層を形成し、第1の導電層上に第1の絶縁層を形成し、第1の絶
縁層上に第1の導電層と同じ材料を用いて第2の導電層を形成し、第2の導電層上に第3
の導電層を形成し、第3の導電層上に第2の絶縁層を形成し、第2の絶縁層上にレジスト
マスクを形成し、順次上層からエッチングし、第1の導電層の開口部の形成と第2の導電
層の開口部の径の拡大を同一工程で行い、第1の絶縁層をエッチングすることで第1の導
電層の上面が露出するコンタクトホールを形成する。
【選択図】図1
特許請求の範囲【請求項１】
第１のトランジスタと、第２のトランジスタとを有し、
前記第１のトランジスタは、活性領域としてシリコンを有し、
前記第２のトランジスタは、活性層として酸化物半導体層を有し、
前記第２のトランジスタのソース電極又はドレイン電極としてコントプラグを形成する半導体装置の作製方法であって、
第１の絶縁層を形成し、
前記第１の絶縁層上に、第１の導電膜を形成し、
前記第１の導電膜上に、第２の絶縁層を形成し、
前記第２の絶縁層上に、第２の導電膜を形成し、
前記第２の導電膜上に、第３の導電膜を形成し、
前記第３の導電膜上に、第３の絶縁層を形成し、
前記第３の絶縁層上に、レジストマスクを形成し、
前記レジストマスクを用いて、前記第３の絶縁層に開口部を形成し、
前記レジストマスク及び前記第３の絶縁膜を用いて、前記第２の導電膜及び前記第３の導電膜に開口部を形成し、
前記第２の導電膜及び前記第３の導電膜を用いて、前記第２の絶縁層に開口部を形成し、かつ前記第３の導電膜が有する開口部は、前記第２の導電膜が有する開口部より径が拡大され、
前記第２の導電膜及び前記第３の導電膜を用いて、前記第１の導電膜に開口部を形成し、かつ前記第２の導電膜が有する開口部の径が拡大され、
前記第１の導電膜、前記第２の導電膜及び前記第３の導電膜を用いて、前記第１の絶縁層に開口部を形成して、前記第１の導電膜に形成された、第１の開口部と、前記第２の絶縁層に形成された、前記第１の開口部より径の大きい第２の開口部と、を形成し、
前記第１の開口部及び前記第２の開口部に導電体を充填して、コンタクトプラグを形成する、半導体装置の作製方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は半導体装置の作製方法に関する。
続きを表示（約 2,200 文字）【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を
一例として挙げることができる。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置と
も表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半
導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化
物半導体が注目されている。
【０００５】
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいこ
とが知られている。例えば、特許文献１には酸化物半導体を用いたトランジスタの低いリ
ーク電流特性を応用した低消費電力のＣＰＵなどが開示されている。
【先行技術文献】
【特許文献】
【０００６】
特開２０１２－２５７１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様では、占有面積の小さい半導体装置を提供することを目的の一つとする。
または、集積度の高い半導体装置を提供することを目的の一つとする。または、動作速度
の速い半導体装置を提供することを目的の一つとする。または、消費電力の小さい半導体
装置を提供することを目的の一つとする。または、生産性の高い半導体装置を提供するこ
とを目的の一つとする。または、歩留まりの高い半導体装置を提供することを目的の一つ
とする。または、新規な半導体装置を提供することを目的の一つとする。または、上記半
導体装置の作製方法を提供することを目的の一つとする。
【０００８】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００９】
本発明の一態様は、トランジスタと電気的な接続を有するコンタクトプラグの作製方法に
関する。
【００１０】
本発明の一態様は、第１の導電層と、第１の絶縁層と、を有する積層体に開口部を設け、
当該開口部にコンタクトプラグを設ける半導体装置の作製方法であって、第１の絶縁層上
に第１の導電層と同じ材料を用いて第２の導電層を設け、第２の導電層上に第３の導電層
を設け、第３の導電層上に第２の絶縁層を設け、第２の絶縁層上にレジストマスクを設け
、レジストマスクをマスクとして選択的にエッチングを行うことにより、第２の絶縁層に
開口部を設け、第２の絶縁層をマスクとして選択的にエッチングを行うことにより、第３
の導電層に開口部を設けるとともに、レジストマスクを消失させ、第３の導電層をマスク
として選択的にエッチングを行うことにより、第２の導電層に開口部を設け、第３の導電
層および第２の導電層をマスクとして選択的にエッチングを行うことにより、第１の絶縁
層に開口部を設けるとともに、第３の導電層の開口部の径を拡大させて第２の導電層の一
部を露出させ、第１の絶縁層および第３の導電層をマスクとして選択的にエッチングを行
うことにより、第１の導電層に開口部を設けるとともに、第２の導電層の開口部の径を拡
大させ、第３の導電層および第２の導電層をマスクとして選択的にエッチングを行うこと
により、第１の絶縁層の開口部の径を拡大させ、上記工程で設けられた、第１の導電層、
第１の絶縁層、第２の導電層および第３の導電層を貫通する開口部へ導電物を充填し、第
１の導電層の一方の面および当該第１の導電層の開口部における側面と電気的な接続を有
するコンタクトプラグを設けることを特徴とする半導体装置の作製方法である。
（【００１１】以降は省略されています）

関連特許