特許ウォッチ

公開番号2024174811
公報種別公開特許公報(A)
公開日2024-12-17
出願番号2024074809
出願日2024-05-02
発明の名称集積回路素子
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H10B 12/00 20230101AFI20241210BHJP()
要約【課題】工程マージンが極大化され信頼性を向上させた集積回路素子を提供する。
【解決手段】本発明の集積回路素子は、セル領域及びコア領域を含む基板、セル領域上に互いに離隔されて配置され、ビットライン導電膜及びビットライン導電膜上のビットラインキャッピング膜を含む複数のビットライン構造体、及び複数のビットライン構造体上に配置され、基板と電気的に連結された複数のランディングパッドを含み、コア領域は、ゲート構造体及びゲート構造体上に配置されたコアキャッピング膜と、基板に垂直に延びたダイレクトコンタクトプラグと、基板上の第1レベルで第1平面上に互いに離隔されて延びる第1周辺回路配線パターンと、基板上の第1レベルとは異なる第2レベルで第2平面上に互いに離隔されて延びる第2周辺回路配線パターンを含む。
【選択図】図7F

特許請求の範囲【請求項１】
セル領域及びコア領域を含む基板と、
前記セル領域上に互いに離隔されて配置され、ビットライン導電膜及び前記ビットライン導電膜上のビットラインキャッピング膜を含む複数のビットライン構造体と、
前記複数のビットライン構造体上に配置され、前記基板と電気的に連結された複数のランディングパッドと、を含み、
前記コア領域は、
ゲート構造体及び前記ゲート構造体上に配置されたコアキャッピング膜と、
前記基板に垂直に延びるダイレクトコンタクトプラグと、
前記基板上の第１レベルで第１平面上に互いに離隔されて延びる第１周辺回路配線パターンと、
前記基板上の前記第１レベルとは異なる第２レベルで第２平面上に互いに離隔されて延びる第２周辺回路配線パターンと、を含むことを特徴とする集積回路素子。
続きを表示（約 1,600 文字）【請求項２】
前記第１平面及び前記第２平面は、それぞれ前記基板と平行であることを特徴とする請求項１に記載の集積回路素子。
【請求項３】
前記第２レベルの高さは、前記第１レベルの高さよりも高いことを特徴とする請求項１に記載の集積回路素子。
【請求項４】
前記第１周辺回路配線パターン及び前記第２周辺回路配線パターンを分離する絶縁構造物をさらに含むことを特徴とする請求項１に記載の集積回路素子。
【請求項５】
前記第２周辺回路配線パターンは、前記第１周辺回路配線パターンの構成物質と同じ物質を含み、
前記複数のランディングパッド上に配置される絶縁構造物と前記第１周辺回路配線パターン及び前記第２周辺回路配線パターンを分離する前記絶縁構造物は、シリコン窒化物を含むことを特徴とする請求項４に記載の集積回路素子。
【請求項６】
前記第１周辺回路配線パターンの少なくとも一部は、
前記ダイレクトコンタクトプラグと電気的に接続することを特徴とする請求項１に記載の集積回路素子。
【請求項７】
セル領域及びコア領域を含む基板と、
前記セル領域において、第１水平方向に互いに平行に延びた複数のビットライン構造体と、
前記セル領域と電気的に連結され、前記複数のビットライン構造体間の空間の一部を満たす複数の埋め込みコンタクトと、
前記複数のビットライン構造体間の空間において、前記複数の埋め込みコンタクト上に配置された複数のランディングパッドと、
前記コア領域に配置されたゲート構造体及びダイレクトコンタクトプラグと、
前記ゲート構造体の最上面よりも高いレベルに配置され、複数の第１周辺回路配線パターンリセスを有する第１周辺回路配線パターンと、
前記複数の第１周辺回路配線パターンリセスを満たし、前記第１周辺回路配線パターンの上部を覆う絶縁層と、
前記絶縁層上に形成された第２周辺回路配線パターンと、を含むことを特徴とする集積回路素子。
【請求項８】
前記複数のランディングパッドと電気的に連結された複数の下部電極、上部電極、及び前記複数の下部電極と前記上部電極との間に介在するキャパシタ誘電層からなる複数のキャパシタ構造物をさらに含むことを特徴とする請求項７に記載の集積回路素子。
【請求項９】
第１活性領域を有するセル領域及び第２活性領域を有する周辺回路領域を含む基板と、
前記セル領域で前記第１活性領域と接するダイレクトコンタクトと、
前記ダイレクトコンタクト上に配置されたビットライン構造体と、
前記第１活性領域と電気的に連結されたキャパシタ構造物と、
前記周辺回路領域で前記第２活性領域上に配置されたゲート構造体と、
前記ゲート構造体と隣接して配置され、前記第２活性領域と電気的に連結された第１周辺回路配線パターンと、
前記第１周辺回路配線パターン上に配置された第２周辺回路配線パターンと、
前記第１周辺回路配線パターンと前記第２周辺回路配線パターンとの間の配線絶縁層と、
前記配線絶縁層を貫通して前記第１周辺回路配線パターン及び前記第２周辺回路配線パターンのうちの少なくとも１つと連結されたコンタクトプラグと、を含み、
前記配線絶縁層は、前記セル領域に延び、
前記キャパシタ構造物は、前記配線絶縁層の上面と接するダミー電極を含むことを特徴とする集積回路素子。
【請求項１０】
前記第１周辺回路配線パターンの最上面の垂直レベルは、前記第２周辺回路配線パターンの最下面の垂直レベルよりも低く、
前記第２周辺回路配線パターンは、前記第１周辺回路配線パターンの構成物質と同じ物質を含むことを特徴とする請求項９に記載の集積回路素子。

発明の詳細な説明【技術分野】
【０００１】
本発明は、集積回路素子に関し、より詳細には、ビットライン周辺（ｂｉｔｌｉｎｅｐｅｒｉｐｈｅｒａｌ、ＢＬＰ）回路を含む集積回路素子に関する。
続きを表示（約 4,300 文字）【背景技術】
【０００２】
最近、電子技術の発達につれ、集積回路素子のダウンスケーリング（ｄｏｗｎ－ｓｃａｌｉｎｇ）が急速に進められており、集積回路素子のフィーチャーサイズ（ｆｅａｔｕｒｅｓｉｚｅ）が微細化されている。これにより、狭い領域に形成される導電パターンの電気的信頼性を向上させる新たな構造の開発が必要である。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－９６３７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、工程マージンを極大化して信頼性を向上させた集積回路素子を提供することにある。
【０００５】
また、本発明の技術的思想が解決しようとする課題は、後述する課題に限定されず、他の課題は、下記記載から通常の技術者に明確に理解されうる。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明の一態様による集積回路素子は、セル領域及びコア領域を含む基板と、前記セル領域上に互いに離隔されて配置され、ビットライン導電膜及び前記ビットライン導電膜上のビットラインキャッピング膜を含む複数のビットライン構造体と、前記複数のビットライン構造体上に配置され、前記基板と電気的に連結された複数のランディングパッドと、を含み、前記コア領域は、ゲート構造体及び前記ゲート構造体上に配置されたコアキャッピング膜と、前記基板に垂直に延びるダイレクトコンタクトプラグと、前記基板上の第１レベルで第１平面上に互いに離隔されて延びる第１周辺回路配線パターンと、前記基板上の前記第１レベルとは異なる第２レベルで第２平面上に互いに離隔されて延びる第２周辺回路配線パターンと、を含むことを特徴とする。
【０００７】
上記目的を達成するためになされた本発明の他の態様による集積回路素子は、セル領域及びコア領域を含む基板と、前記セル領域において、第１水平方向に互いに平行に延びる複数のビットライン構造体と、前記セル領域と電気的に連結され、前記複数のビットライン構造体間の空間の一部を満たす複数の埋め込みコンタクトと、前記複数のビットライン構造体間の空間において、前記複数の埋め込みコンタクト上に配置された複数のランディングパッドと、前記コア領域に配置されたゲート構造体及びダイレクトコンタクトプラグと、前記ゲート構造体の最上面よりも高いレベルに配置され、複数の第１周辺回路配線パターンリセスを有する第１周辺回路配線パターンと、前記複数の第１周辺回路配線パターンリセスを満たし、前記第１周辺回路配線パターンの上部を覆う絶縁層と、前記絶縁層上に形成された第２周辺回路配線パターンと、を含むことを特徴とする。
【０００８】
上記目的を達成するためになされた本発明のさらに他の態様による集積回路素子は、第１活性領域を有するセル領域及び第２活性領域を有する周辺回路領域を含む基板と、前記セル領域で前記第１活性領域と接するダイレクトコンタクトと、前記ダイレクトコンタクト上に配置されたビットライン構造体と、前記第１活性領域と電気的に連結されたキャパシタ構造物と、前記周辺回路領域で前記第２活性領域上に配置されたゲート構造体と、前記ゲート構造体と隣接して配置され、前記第２活性領域と電気的に連結された第１周辺回路配線パターンと、前記第１周辺回路配線パターン上に配置された第２周辺回路配線パターンと、前記第１周辺回路配線パターンと前記第２周辺回路配線パターンとの間の配線絶縁層と、前記配線絶縁層を貫通して前記第１周辺回路配線パターン及び前記第２周辺回路配線パターンのうちの少なくとも１つと連結されたコンタクトプラグと、を含み、前記配線絶縁層は、前記セル領域に延び、前記キャパシタ構造物は、前記配線絶縁層の上面と接するダミー電極を含むことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、２層構造に形成されたＢＬＰ回路を含むことにより、工程マージンが極大化され、信頼性が向上した集積回路素子を提供することができる。
【図面の簡単な説明】
【００１０】
本発明の技術的思想による実施例による集積回路素子の例示的な構成を説明するためのブロック図である。
本発明の技術的思想による実施例による集積回路素子の例示的な配置構成を説明するための平面図である。
本発明の技術的思想による実施例による集積回路素子のセルアレイ領域の主要構成を説明するための概略的な平面レイアウトである。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
本発明の技術的思想による実施例による集積回路素子の例示的な製造方法を説明するために工程順序によって示す断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許