特許ウォッチ

公開番号2024169335
公報種別公開特許公報(A)
公開日2024-12-05
出願番号2024076733
出願日2024-05-09
発明の名称半導体装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H01L 21/768 20060101AFI20241128BHJP(基本的電気素子)
要約【課題】信頼性が向上した半導体装置を提供する。
【解決手段】本発明の半導体装置は、第1方向に対向する第1面および第2面を含む基板、基板の第1面上に、第1方向と交差する第2方向に延びる活性パターン、基板の第1面上に、活性パターン覆い、第1および第2方向と交差する第3方向に延びるゲート電極、ゲート電極の少なくとも一側に配置され、活性パターンと連結されたソース/ドレインパターン、活性パターンの一側に、ゲート電極を切断するゲート切断構造物、基板の第2面上に配置され、第2方向に延びるパワーレール、および基板を貫通して一側がパワーレールと接続され、他側がソース/ドレインパターンと接続されるビアコンタクトを含み、ゲート切断構造物は第1方向に対向する第3面と第4面を含み、ゲート切断構造物の第4面は基板の第2面と同一平面に置かれる。
【選択図】図3

特許請求の範囲【請求項１】
第１方向に対向する第１面および第２面を含む基板と、
前記基板の第１面上に、前記第１方向と交差する第２方向に延びる活性パターンと、
前記基板の第１面上に、前記活性パターン覆い、前記第１および第２方向と交差する第３方向に延びるゲート電極と、
前記ゲート電極の少なくとも一側に配置され、前記活性パターンと連結されたソース／ドレインパターンと、
前記活性パターンの一側に、前記ゲート電極を切断するゲート切断構造物と、
前記基板の第２面上に配置され、前記第２方向に延びるパワーレールと、
前記基板を貫通して一側が前記パワーレールと接続され、他側が前記ソース／ドレインパターンと接続されたビアコンタクトと、を含み、
前記ゲート切断構造物は前記第１方向に対向する第３面と第４面を含み、
前記ゲート切断構造物の第４面は前記基板の第２面と同一平面に置かれることを特徴とする半導体装置。
続きを表示（約 1,700 文字）【請求項２】
前記ゲート切断構造物は単一膜であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲート切断構造物は第１ゲートサブ膜と、前記第１ゲートサブ膜上の第２ゲートサブ膜を含み、
前記第１ゲートサブ膜は前記第２ゲートサブ膜とは異なる物質を含むことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１ゲートサブ膜は中実の柱形状、カップ形状、または中空の柱形状であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ゲート切断構造物の第３面は前記ゲート電極の上面と同一平面に置かれることを特徴とする請求項１に記載の半導体装置。
【請求項６】
第１方向に対向する第１面および第２面を含む基板と、
前記基板の第１面上に、前記第１方向と交差する第２方向に延びる活性パターンと、
前記基板の第１面上に、前記活性パターン覆い、前記第１および第２方向と交差する第３方向に延びるゲート電極と、
前記ゲート電極と第２方向に離隔し、前記第３方向に延びて、前記活性パターンを切断するアクティブ切断構造物と、
前記ゲート電極の少なくとも一側に配置され、前記活性パターンと連結されたソース／ドレインパターンと、
前記基板の第２面上に配置され、前記第２方向に延びるパワーレールと、
前記基板を貫通して一側が前記パワーレールと接続され、他側が前記ソース／ドレインパターンと接続されたビアコンタクトと、を含み、
前記アクティブ切断構造物は前記第１方向に対向する第５面と第６面を含み、
前記アクティブ切断構造物の第６面は前記基板の第２面と同一平面に置かれることを特徴とする半導体装置。
【請求項７】
前記アクティブ切断構造物は単一膜であることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記アクティブ切断構造物は第１アクティブサブ膜と、前記第１アクティブサブ膜上の第２アクティブサブ膜を含み、
前記第１アクティブサブ膜は前記第２アクティブサブ膜とは異なる物質を含むことを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記活性パターンは前記第２方向に延びる下部パターンと、前記下部パターン上に、前記下部パターンと前記第１方向に離隔した複数のシートパターンを含み、
前記ビアコンタクトは前記基板および前記下部パターンを貫通して前記ソース／ドレインパターンに直接連結されることを特徴とする請求項６に記載の半導体装置。
【請求項１０】
第１方向に対向する第１面および第２面を含む基板と、
前記基板の第１面上に、前記第１方向と交差する第２方向に延びる下部パターンと、
前記下部パターン上に、前記下部パターンと前記第１方向に離隔した複数のシートパターンと、
前記基板の第１面上に、前記複数のシートパターンを囲み、前記第１および第２方向と交差する第３方向に延びるゲート電極と、
前記ゲート電極と前記第２方向に離隔し、前記第３方向に延びて、前記下部パターンおよび前記複数のシートパターンを切断し、前記基板を貫通するアクティブ切断構造物と、
前記下部パターン上に、前記ゲート電極の少なくとも一側に配置され、前記複数のシートパターンと連結されたソース／ドレインパターンと、
前記複数のシートパターンの一側に、前記ゲート電極を切断し、前記基板を貫通するゲート切断構造物と、
前記基板の第２面上に配置され、前記第２方向に延びるパワーレールと、
前記基板を貫通して一側が前記パワーレールと接続され、他側が前記ソース／ドレインパターンと接続されるビアコンタクトと、を含み、
前記ゲート切断構造物は前記第１方向に対向する第３面と第４面を含み、
前記アクティブ切断構造物は前記第１方向に対向する第５面と第６面を含み、
前記基板の第２面と、前記ゲート切断構造物の第４面と、前記アクティブ切断構造物の第６面はいずれも同一平面に置かれることを特徴とする半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
半導体装置の密度を高めるためのスケーリング（ｓｃａｌｉｎｇ）技術の１つとして、基板上にフィン（ｆｉｎ）またはナノワイヤ（ｎａｎｏｗｉｒｅ）形状の多チャネルアクティブパターン（またはシリコンボディ）を形成し、多チャネルアクティブパターンの表面の上にゲートを形成するマルチゲートトランジスタ（ｍｕｌｔｉｇａｔｅｔｒａｎｓｉｓｔｏｒ）が提案された。
【０００３】
このようなマルチゲートトランジスタは３次元のチャネルを用いるので、スケーリングすることが容易である。また、マルチゲートトランジスタのゲート長さを増加させなくても、電流制御能力を向上させることができる。のみならず、ドレイン電圧によってチャネル領域の電位が影響を受けるＳＣＥ（ｓｈｏｒｔｃｈａｎｎｅｌｅｆｆｅｃｔ）を効果的に抑制することができる。
【０００４】
一方、半導体装置のピッチサイズが減少するのにつれて、半導体装置内のコンタクトの間での静電容量の減少および電気的安定性の確保のための研究が必要である。
【先行技術文献】
【特許文献】
【０００５】
特開２０１９－９１８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、信頼性が向上した半導体装置を提供することにある。
本発明が解決しようとする課題は、以上で言及した課題に限定されず、言及されていない他の課題は以下の記載から通常の技術者に明確に理解されるものである。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明の一態様による半導体装置は、第１方向に対向する第１面および第２面を含む基板と、前記基板の第１面上に、前記第１方向と交差する第２方向に延びる活性パターンと、前記基板の第１面上に、前記活性パターン覆い、前記第１および第２方向と交差する第３方向に延びるゲート電極と、前記ゲート電極の少なくとも一側に配置され、前記活性パターンと連結されたソース／ドレインパターンと、前記活性パターンの一側に、前記ゲート電極を切断するゲート切断構造物と、前記基板の第２面上に配置され、前記第２方向に延びるパワーレールと、前記基板を貫通して一側が前記パワーレールと接続され、他側が前記ソース／ドレインパターンと接続されたビアコンタクトを含み、前記ゲート切断構造物は前記第１方向に対向する第３面と第４面を含み、前記ゲート切断構造物の第４面は前記基板の第２面と同一平面に置かれる。
【０００８】
上記目的を達成するためになされた本発明の他の態様による半導体装置は、第１方向に対向する第１面および第２面を含む基板と、前記基板の第１面上に、前記第１方向と交差する第２方向に延びる活性パターンと、前記基板の第１面上に、前記活性パターン覆い、前記第１および第２方向と交差する第３方向に延びるゲート電極と、前記ゲート電極と第２方向に離隔し、前記第３方向に延びて、前記活性パターンを切断するアクティブ切断構造物と、前記ゲート電極の少なくとも一側に配置され、前記活性パターンと連結されたソース／ドレインパターンと、前記基板の第２面上に配置され、前記第２方向に延びるパワーレールと、前記基板を貫通して一側が前記パワーレールと接続され、他側が前記ソース／ドレインパターンと接続されたビアコンタクトと、を含み、前記アクティブ切断構造物は前記第１方向に対向する第５面と第６面を含み、前記アクティブ切断構造物の第６面は前記基板の第２面と同一平面に置かれる。
【０００９】
上記目的を達成するためになされた本発明のさらに他の態様による半導体装置は、第１方向に対向する第１面および第２面を含む基板と、前記基板の第１面上に、前記第１方向と交差する第２方向に延びる下部パターンと、前記下部パターン上に、前記下部パターンと前記第１方向に離隔した複数のシートパターンと、前記基板の第１面上に、前記複数のシートパターンを囲み、前記第１および第２方向と交差する第３方向に延びるゲート電極と、前記ゲート電極と前記第２方向に離隔し、前記第３方向に延びて、前記下部パターンおよび前記複数のシートパターンを切断し、前記基板を貫通するアクティブ切断構造物と、前記下部パターン上に、前記ゲート電極の少なくとも一側に配置され、前記複数のシートパターンと連結されたソース／ドレインパターンと、前記複数のシートパターンの一側に、前記ゲート電極を切断し、前記基板を貫通するゲート切断構造物と、前記基板の第２面上に配置され、前記第２方向に延びるパワーレール、および前記基板を貫通して一側が前記パワーレールと接続され、他側が前記ソース／ドレインパターンと接続されるビアコンタクトと、を含み、前記ゲート切断構造物は前記第１方向に対向する第３面と第４面を含み、前記アクティブ切断構造物は前記第１方向に対向する第５面と第６面を含み、前記基板の第２面と、前記ゲート切断構造物の第４面と、前記アクティブ切断構造物の第６面はいずれも同一平面に置かれる。
【００１０】
その他実施形態の具体的な内容は発明の説明および図面に含まれている。
【発明の効果】
（【００１１】以降は省略されています）

関連特許