特許ウォッチ

公開番号2024180275
公報種別公開特許公報(A)
公開日2024-12-26
出願番号2024057675
出願日2024-03-29
発明の名称半導体装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H10B 43/50 20230101AFI20241219BHJP()
要約【課題】信頼性及び集積度がより向上した半導体装置を提供する。
【解決手段】本発明による半導体装置は、セルアレイ領域及び連結領域を含む基板、基板上に垂直に積層された導電パターンを含む積層構造体、連結領域で積層構造体を貫通する内側サポーター、積層構造体の一部を貫通して導電パターンの中の1つに接続され、内側サポーターを囲むコンタクトプラグ、コンタクトプラグと積層構造体との間に配置され、コンタクトプラグを囲む絶縁スペーサー、及び連結領域でコンタクトプラグから離隔されて積層構造体を貫通する外側サポーターを含む。
【選択図】図1A

特許請求の範囲【請求項１】
セルアレイ領域及び連結領域を含む基板と、
前記基板上に垂直に積層された導電パターンを含む積層構造体と、
前記連結領域で前記積層構造体を貫通する内側サポーターと、
前記積層構造体の一部を貫通して前記導電パターンの中の１つに接続され、前記内側サポーターを囲むコンタクトプラグと、
前記コンタクトプラグと前記積層構造体との間に配置され、前記コンタクトプラグを囲む絶縁スペーサーと、
前記連結領域で前記コンタクトプラグから離隔されて前記積層構造体を貫通する外側サポーターと、を含むことを特徴とする半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記内側サポーター及び前記外側サポーターの各々は、絶縁柱を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記内側サポーターは、前記積層構造体を貫通する貫通導電プラグ及び前記貫通導電プラグを囲む貫通絶縁スペーサーを含むことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記コンタクトプラグ及び前記絶縁スペーサーは、前記導電パターンの中の１つの上面と接触することを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記コンタクトプラグは、前記内側サポーターとこれに隣接する前記外側サポーターとの間に位置することを特徴とする請求項１に記載の半導体装置。
【請求項６】
互いに隣接する前記内側及び外側サポーターの間の距離は、その下面の間で最小距離に離隔され、その上面の間で最大距離に離隔される各コンタクトプラグの最大直径よりも小さいことを特徴とする請求項１に記載の半導体装置。
【請求項７】
一方向に、前記内側サポーターの幅は、前記外側サポーターの各々の幅よりも大きいことを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記内側サポーターは、上部幅よりも小さい下部幅を有することを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記コンタクトプラグは、前記絶縁スペーサーの側壁と前記内側サポーターの側壁との間で第１厚さを有し、
前記第１厚さは、前記内側サポーターの直径よりも小さいことを特徴とする請求項１に記載の半導体装置。
【請求項１０】
セルアレイ領域及び連結領域を含む基板と、
前記基板上に垂直に積層された導電パターンを含む積層構造体と、
前記セルアレイ領域で前記積層構造体を貫通する垂直チャンネルと、
前記連結領域で前記積層構造体を貫通し、前記導電パターンの中の第１導電パターンに接続された第１コンタクトプラグと、
前記連結領域で前記積層構造体を貫通し、前記導電パターンの中の第２導電パターンに接続された第２コンタクトプラグと、
前記第１コンタクトプラグを貫通する第１内側サポーターと、
前記第２コンタクトプラグを貫通する第２内側サポーターと、
前記第１コンタクトプラグと前記積層構造体との間に配置され、前記第１コンタクトプラグを囲む第１絶縁スペーサーと、
前記第２コンタクトプラグと前記積層構造体との間に配置され、前記第２コンタクトプラグを囲む第２絶縁スペーサーと、
前記連結領域で前記第１及び第２コンタクトプラグから離隔されて前記積層構造体を貫通する複数の外側サポーターと、を含むことを特徴とする半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 4,000 文字）【背景技術】
【０００２】
データ格納を必要とする電子システムで大容量のデータを格納することができる半導体装置が要求されている。したがって、半導体装置のデータ格納容量を増加させることができる方法が研究されている。例えば、半導体装置のデータ格納容量を増加させるための方法の中の１つとして、２次元的に配列されるメモリセルの代わりに３次元的に配列されるメモリセルを含む半導体装置が提案されている。
【先行技術文献】
【特許文献】
【０００３】
米国特許第１１４９５６１２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、信頼性及び集積度がより向上した半導体装置を提供することにある。
【０００５】
本発明が解決しようとする課題は上記で言及した課題に限定されず、言及されないその他の課題は以下の記載から当業者に明確に理解されるべきである。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明の一態様による半導体装置は、セルアレイ領域及び連結領域を含む基板、前記基板上に垂直に積層された導電パターンを含む積層構造体、前記連結領域で前記積層構造体を貫通する内側サポーター、前記積層構造体の一部を貫通して前記導電パターンの中の１つに接続され、前記内側サポーターを囲むコンタクトプラグ、前記コンタクトプラグと前記積層構造体との間に配置され、前記コンタクトプラグを囲む絶縁スペーサー、及び前記連結領域で前記コンタクトプラグから離隔されて前記積層構造体を貫通する外側サポーターを含むことができる。
【０００７】
上記目的を達成するためになされた本発明の他の態様による半導体装置は、セルアレイ領域及び連結領域を含む基板、前記基板上に垂直に積層された導電パターンを含む積層構造体、前記セルアレイ領域で前記積層構造体を貫通する垂直チャンネル、前記連結領域で前記積層構造体を貫通し、前記導電パターンの中の第１導電パターンに接続された第１コンタクトプラグ、前記連結領域で前記積層構造体を貫通し、前記導電パターンの中の第２導電パターンに接続された第２コンタクトプラグ、前記第１コンタクトプラグを貫通する第１内側サポーター、前記第２コンタクトプラグを貫通する第２内側サポーター、前記第１コンタクトプラグと前記積層構造体との間に配置され、前記第１コンタクトプラグを囲む第１絶縁スペーサー、前記第２コンタクトプラグと前記積層構造体との間に配置され、前記第２コンタクトプラグを囲む第２絶縁スペーサー、及び前記連結領域で前記第１及び第２コンタクトプラグから離隔されて前記積層構造体を貫通する複数の外側サポーターを含むことができる。
【０００８】
上記目的を達成するためになされた本発明の実施形態による電子システムは、セルアレイ領域及び連結領域を含む基板、前記基板上に垂直に積層された導電パターンを含む積層構造体、前記連結領域で前記積層構造体を貫通する内側サポーター、前記積層構造体の一部を貫通して前記導電パターンの中の１つに接続され、前記内側サポーターを囲むコンタクトプラグ、前記コンタクトプラグと前記積層構造体との間に配置され、前記コンタクトプラグを囲む絶縁スペーサー、前記連結領域で前記コンタクトプラグから離隔されて前記積層構造体を貫通する外側サポーター、及び周辺回路と電気的に連結される入出力パッドを含む半導体装置、及び前記入出力パッドを通じて前記半導体装置と電気的に連結され、前記半導体装置を制御するコントローラと、を含むことができる。
その他の実施形態の具体的な事項は詳細な説明及び図に含まれている。
【発明の効果】
【０００９】
本発明によれば、互いに隣接する外側サポーターの間に内側サポーターが各々配置されるので、導電パターンの積層数が増加し、コンタクトプラグの直径が増加するのにつれて、外側サポーターの間の距離が遠くなって互いに隣接する外側サポーターの間で絶縁膜が崩れることを防止することができる。
【図面の簡単な説明】
【００１０】
本発明の例示的な実施形態による半導体装置の平面図であって、半導体装置の上面を示す。
本発明の例示的な実施形態による半導体装置の平面図であって、半導体装置の下面を示す。
本発明の例示的な実施形態による半導体装置の断面図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の例示的な実施形態による半導体装置の断面図であって、図１ＡのＢ－Ｂ’線に沿って切断した断面を示す。
図２ＡのＰ１部分を拡大した図である。
図２ＡのＰ２部分を拡大した図である。
本発明の例示的な実施形態による半導体装置の平面図である。
本発明の例示的な実施形態による半導体装置の平面図である。
本発明の例示的な実施形態による半導体装置の平面図である。
本発明の例示的な実施形態による半導体装置の平面図である。
本発明の例示的な実施形態による半導体装置の平面図である。
本発明の実施形態による半導体装置の断面図であって、図８のＡ－Ａ’線に沿って切断した断面を示す。
図９のＰ３部分を拡大した図である。
本発明の実施形態による半導体装置の断面図であって、図８のＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の断面図であって、図８のＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＢ－Ｂ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＢ－Ｂ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＢ－Ｂ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＢ－Ｂ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＢ－Ｂ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＢ－Ｂ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＢ－Ｂ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＢ－Ｂ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体装置の製造方法を説明するための図であって、図１ＡのＢ－Ｂ’線に沿って切断した断面を示す。
本発明の実施形態による半導体素子の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体素子の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体素子の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の実施形態による半導体素子の製造方法を説明するための図であって、図１ＡのＡ－Ａ’線に沿って切断した断面を示す。
本発明の例示的な実施形態による半導体装置を含む電子システムを概略的に示す図である。
本発明の例示的な実施形態による半導体装置を含む電子システムを概略的に示す斜視図である。
本発明の例示的な実施形態による半導体パッケージを概略的に示す断面図である。
本発明の例示的な実施形態による半導体パッケージを概略的に示す断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許