特許ウォッチ

公開番号2024165900
公報種別公開特許公報(A)
公開日2024-11-28
出願番号2023082484
出願日2023-05-18
発明の名称情報処理装置
出願人キヤノン株式会社
代理人弁理士法人大塚国際特許事務所
主分類G06F 17/16 20060101AFI20241121BHJP(計算;計数)
要約【課題】積和演算回路の効率的な動作を可能とする。
【解決手段】情報処理装置は、並列して動作可能なM個の積和演算部を有する並列演算部と、並列演算部で用いられる複数の重み係数を保持する係数メモリと、係数メモリに保持された重み係数を並列演算部に転送する係数転送部と、を備える。係数メモリは、複数の重み係数を、並列演算部の出力チャネルの順序かつ係数メモリのワードアラインに合わせて保持している。係数転送部は、並列演算部がN個の演算処理を並列実行する場合、少なくともN個の重み係数を所定の転送フォーマットで並列演算部に転送する。
【選択図】図3
特許請求の範囲【請求項１】
並列して動作可能なＭ個（Ｍは２以上の整数）の積和演算部を有する並列演算部と、
前記並列演算部で用いられる複数の重み係数を保持する係数メモリと、
前記係数メモリに保持された重み係数を前記並列演算部に転送する係数転送部と、
を備え、
前記係数メモリは、前記複数の重み係数を、前記並列演算部の出力チャネルの順序かつ前記係数メモリのワードアラインに合わせて保持しており、
前記係数転送部は、前記並列演算部がＮ個（ＮはＭ以下の正整数）の演算処理を並列実行する場合、少なくともＮ個の重み係数を所定の転送フォーマットで前記並列演算部に転送する
ことを特徴とする情報処理装置。
続きを表示（約 1,000 文字）【請求項２】
前記所定の転送フォーマットはＭ個の固定長フィールドを含み、
前記係数転送部は、Ｍ個の重み係数をＭ個の固定長フィールドに格納して前記並列演算部に転送する
ことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記並列演算部は、前記所定の転送フォーマットに含まれるＭ個の重み係数を分離して前記Ｍ個の積和演算部に送信する分離部をさらに有する
ことを特徴とする請求項２に記載の情報処理装置。
【請求項４】
前記係数メモリは、ビット幅ＣＡの第１の重み係数とビット幅ＣＢの第２の重み係数とを含む複数の重み係数を保持しており、
前記係数メモリは、前記係数メモリのワード長をＷＤビットとしたとき、ワード領域ごとにＷＤ／ＣＡ個の前記第１の重み係数またはＷＤ／ＣＢ個の前記第２の重み係数の何れかを保持する
ことを特徴とする請求項１に記載の情報処理装置。
【請求項５】
前記並列演算部は、前記第１の重み係数を用いて処理する第１モードと、前記第２の重み係数を用いて処理する第２モードと、を切り替え可能に構成されている
ことを特徴とする請求項４に記載の情報処理装置。
【請求項６】
前記Ｍ個の積和演算部の各々は、処理データをＬ個（Ｌは正整数）の入力チャネルに分割して並列処理し、
前記係数メモリは、前記入力チャネル毎に対応する積和演算部の出力チャネルの順序で重み係数を保持しており、
前記係数転送部は、少なくともＮ×Ｌ個の重み係数を前記所定の転送フォーマットで前記並列演算部に転送する
ことを特徴とする請求項１に記載の情報処理装置。
【請求項７】
前記係数メモリは、重み係数のビット幅をＣ、前記係数メモリのワード長をＷＤビットとしたとき、ワード領域ごとにＷＤ／（Ｃ×Ｌ）個の重み係数の組を保持する
ことを特徴とする請求項６に記載の情報処理装置。
【請求項８】
前記並列演算部は、前記Ｌの値を切り替え可能に構成されている
ことを特徴とする請求項６に記載の情報処理装置。
【請求項９】
前記並列演算部は、畳み込みニューラルネットワーク（ＣＮＮ）を構成する演算部である
ことを特徴とする請求項１に記載の情報処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ニューラルネットワーク（ＮＮ）を用いた演算処理に関するものである。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
写真や動画内に存在する対象物を認識する手法として、畳み込みニューラルネットワーク（ＣＮＮ）に代表される階層的な演算を用いた手法が注目されている。ＣＮＮ等を用いた認識処理は積和演算が数多く含まれており、これが処理時間の大部分を占めることが知られている。そのため、積和演算を効率的に動作させる演算装置が高速化、省電力の観点からも求められている。
【０００３】
また、メモリ容量の制約を受け易い携帯端末やカメラのようなデバイスにおいて認識処理を行うべく、重み係数をより少ないメモリで保持する手法が検討されている。例えば、重み係数の格納方法や演算毎に適切なビット精度で処理する混合精度のＣＮＮなどの提案がなされている。
【０００４】
特許文献１では、ビット精度の異なる重み係数を同じアドレス配置とすることで、重み係数の読み出しを容易にする手法が提案されている。特許文献２では、メモリの記憶領域に空きができないよう重み係数を保持するメモリを２つに分けて、それぞれの異なるフォーマットで保持する手法が提案されている。非特許文献１では、特徴データ、重み係数を入力特徴画像のチャネル方向に並べることで、メモリ、演算装置の利用効率を向上させる手法が提案されている。
【先行技術文献】
【特許文献】
【０００５】
特許第６８２３４９５号
特開２０２１－９４９１号公報
【非特許文献】
【０００６】
F.Shafiq et al., "Automated flow for compressing convolution neural networks for efficient edge-computation with FPGA",NIPS 2017, arXiv:1712.06272
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では重み係数がメモリのワードアラインに合わないビット幅となる場合、記憶領域の一部が未使用となり必要なメモリ容量の増加に繋がり得る。また、特許文献２では異なるフォーマットで２つのメモリに重み係数が格納されていることから、重み係数を読み出す際にメモリ毎のアドレスを計算する回路が必要となる。非特許文献１では、入力特徴画像のラスタ走査およびチャネル変換の回路が必要となる。
【０００８】
本発明は、このような問題に鑑みてなされたものであり、必要なメモリ容量を抑えつつ積和演算回路の効率的な動作を可能とする技術を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上述の問題点を解決するため、本発明に係る情報処理装置は以下の構成を備える。すなわち、情報処理装置は、
並列して動作可能なＭ個（Ｍは２以上の整数）の積和演算部を有する並列演算部と、
前記並列演算部で用いられる複数の重み係数を保持する係数メモリと、
前記係数メモリに保持された重み係数を前記並列演算部に転送する係数転送部と、
を備え、
前記係数メモリは、前記複数の重み係数を、前記並列演算部の出力チャネルの順序かつ前記係数メモリのワードアラインに合わせて保持しており、
前記係数転送部は、前記並列演算部がＮ個（ＮはＭ以下の正整数）の演算処理を並列実行する場合、少なくともＮ個の重み係数を所定の転送フォーマットで前記並列演算部に転送する。
【発明の効果】
【００１０】
本発明によれば、必要なメモリ容量を抑えつつ積和演算回路の効率的な動作を可能とする技術を提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許