特許ウォッチ

公開番号2024165240
公報種別公開特許公報(A)
公開日2024-11-28
出願番号2023081261
出願日2023-05-17
発明の名称リアルタイムクロック装置
出願人セイコーエプソン株式会社
代理人個人,個人,個人,個人
主分類G04G 3/00 20060101AFI20241121BHJP(時計)
要約【課題】高精度な時刻情報を提供できるリアルタイムクロック装置等の提供。
【解決手段】リアルタイムクロック装置20は、タイムスタンプ情報TMSが入力されるインターフェース回路30と、発振クロック信号CKを出力する発振回路60と、発振クロック信号CKを分周して分周クロック信号CKDを生成する分周回路62と、分周クロック信号CKDに基づいて内部時刻の情報を生成する計時カウンター70と、基準信号SRFと分周クロック信号CKDとの位相比較を行い、位相差を求める位相比較器80と、入力されたタイムスタンプ情報による入力時刻に基づいて計時カウンター70の内部時刻の情報の更新処理を行うと共に、入力時刻と内部時刻との間の時刻差と、位相差とに基づいて、発振回路60の周波数調整を行う処理回路40を含む。
【選択図】図1
特許請求の範囲【請求項１】
タイムスタンプ情報が入力されるインターフェース回路と、
発振クロック信号を出力する発振回路と、
前記発振クロック信号を分周して分周クロック信号を生成する分周回路と、
前記分周クロック信号に基づいて内部時刻の情報を生成する計時カウンターと、
基準信号と前記分周クロック信号との位相比較を行い、前記基準信号と前記分周クロック信号の位相差を求める位相比較器と、
入力された前記タイムスタンプ情報による入力時刻に基づいて前記計時カウンターの前記内部時刻の情報の更新処理を行うと共に、前記入力時刻と前記内部時刻との間の時刻差と、前記位相差とに基づいて、前記発振回路の周波数調整を行う処理回路と、
を含むことを特徴とするリアルタイムクロック装置。
続きを表示（約 1,100 文字）【請求項２】
請求項１に記載のリアルタイムクロック装置において、
前記処理回路は、
前記入力時刻と前記内部時刻との間の前記時刻差を求める時刻差演算部と、
前記時刻差と前記位相差とに基づいて、周波数オフセットを求める周波数オフセット演算部と、
前記周波数オフセットに基づいて前記発振回路の周波数調整を行う周波数調整回路と、
を含むことを特徴とするリアルタイムクロック装置。
【請求項３】
請求項１に記載のリアルタイムクロック装置において、
前記処理回路は、
第１タイミングで入力された前記タイムスタンプ情報による第１入力時刻と、前記第１タイミングの後の第２タイミングで入力された前記タイムスタンプ情報による第２入力時刻とに基づいて、補正時間間隔を求め、前記補正時間間隔と、前記時刻差と、前記位相差とに基づいて、前記発振回路の周波数調整を行うことを特徴とするリアルタイムクロック装置。
【請求項４】
請求項３に記載のリアルタイムクロック装置において、
前記処理回路は、
前記第１入力時刻を記憶する記憶部と、
前記記憶部に記憶された前記第１入力時刻と、前記第２タイミングの前記タイムスタンプ情報による前記第２入力時刻とに基づいて、前記補正時間間隔を求める補正時間間隔演算部と、
前記第２入力時刻と前記内部時刻との間の前記時刻差を求める時刻差演算部と、
前記補正時間間隔と、前記時刻差と、前記位相差とに基づいて、周波数オフセットを求める周波数オフセット演算部と、
前記周波数オフセットに基づいて前記発振回路の周波数調整を行う周波数調整回路と、
を含むことを特徴とするリアルタイムクロック装置。
【請求項５】
請求項１乃至４のいずれか一項に記載のリアルタイムクロック装置において、
前記タイムスタンプ情報に基づいて前記基準信号を生成する基準信号生成部を含むことを特徴とするリアルタイムクロック装置。
【請求項６】
請求項５に記載のリアルタイムクロック装置において、
前記基準信号生成部は、
前記タイムスタンプ情報の入力タイミング又は入力終了タイミングに基づいて前記基準信号を生成することを特徴とするリアルタイムクロック装置。
【請求項７】
請求項１乃至４のいずれか一項に記載のリアルタイムクロック装置において、
前記基準信号が入力される基準信号入力端子を含むことを特徴とするリアルタイムクロック装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、リアルタイムクロック装置等に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
発振クロック信号に基づいて計時を行うことで時刻情報を生成するリアルタイムクロック装置が知られている。例えば特許文献１には、基準信号に応じたタイミングでサブセカンドの下位のカウンターのデータを読み出して計時データの誤差を計測し、サブセカンドの上位のカウンターで分散型の論理緩急を行うことにより、サブセカンドの補正を行う手法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１８９０３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の従来技術によれば、論理緩急により高い分解能で時刻を定期的に補正することが可能となる。しかしながら、時間の経過と共に、エージングによって計時データのもととなるクロック信号の周波数精度が低下してしまうため、時刻情報の更新を頻繁に行わなければ高精度な時刻を提供するのが難しくなるという課題があった。
【課題を解決するための手段】
【０００５】
本開示の一態様は、タイムスタンプ情報が入力されるインターフェース回路と、発振クロック信号を出力する発振回路と、前記発振クロック信号を分周して分周クロック信号を生成する分周回路と、前記分周クロック信号に基づいて内部時刻の情報を生成する計時カウンターと、基準信号と前記分周クロック信号との位相比較を行い、前記基準信号と前記分周クロック信号の位相差を求める位相比較器と、入力された前記タイムスタンプ情報による入力時刻に基づいて前記計時カウンターの前記内部時刻の情報の更新処理を行うと共に、前記入力時刻と前記内部時刻との間の時刻差と、前記位相差とに基づいて、前記発振回路の周波数調整を行う処理回路と、を含むリアルタイムクロック装置に関係する。
【図面の簡単な説明】
【０００６】
本実施形態のリアルタイムクロック装置の構成例。
比較例の手法の問題点の説明図。
本実施形態の手法の説明図。
本実施形態の入出力信号の説明図。
本実施形態のリアルタイムクロック装置の詳細な構成例。
本実施形態の動作を説明する信号波形図。
本実施形態の動作を説明するフローチャート。
インターフェース回路が行う通信の信号波形例の説明図。
基準信号の生成手法の一例の説明図。
基準信号の生成手法の一例の説明図。
本実施形態のリアルタイムクロック装置の詳細な構成例。
本実施形態の動作を説明する信号波形図。
本実施形態の動作を説明するフローチャート。
【発明を実施するための形態】
【０００７】
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
【０００８】
１．リアルタイムクロック装置
図１に本実施形態のリアルタイムクロック装置２０の構成例を示す。リアルタイムクロック装置２０は、例えば発振クロック信号ＣＫに基づいて計時を行うことで時刻情報を生成する装置であり、例えばリアルタイムクロックモジュールである。図１のリアルタイムクロック装置２０は、インターフェース回路３０、処理回路４０、発振回路６０、分周回路６２、計時カウンター７０、位相比較器８０を含む。なおリアルタイムクロック装置２０は図１の構成には限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したり、一部の構成要素を他の構成要素に置き換えるなどの種々の変形実施が可能である。
【０００９】
インターフェース回路３０は、外部の処理装置との間での通信を行うための回路である。例えばインターフェース回路３０は、所与の通信規格に基づく通信を外部の処理装置との間で行う。例えばインターフェース回路３０は、Ｉ２Ｃ（Inter-Integrated Circuit）又はＳＰＩ（Serial Peripheral Interface）などのシリアル通信を行う。シリアル通信の場合にはリアルタイムクロック装置２０は、シリアルクロックの入力端子やシリアルデータの入出力端子などの通信端子を有する。そして図１では、インターフェース回路３０には、時刻情報であるタイムスタンプ情報ＴＭＳが入力される。例えばタイムスタンプ情報ＴＭＳがシリアルデータとしてインターフェース回路３０に入力される。
【００１０】
処理回路４０は、リアルタイムクロック装置２０における種々の演算処理や制御処理などを行う回路である。処理回路４０は、例えばロジック回路などにより実現でき、具体的にはゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路などにより実現できる。
（【００１１】以降は省略されています）

関連特許