特許ウォッチ

公開番号2024163042
公報種別公開特許公報(A)
公開日2024-11-21
出願番号2024073316
出願日2024-04-30
発明の名称半導体装置及びこれを含むイメージセンサー
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人個人,個人
主分類H01L 27/146 20060101AFI20241114BHJP(基本的電気素子)
要約【課題】トランジスタのチャンネル面積の減少によるノイズを最小化できる半導体装置を提供する。
【解決手段】本発明は半導体装置を含むイメージセンサーに対するものである。本発明の実施形態による半導体装置は、ゲート電極、前記ゲート電極の下に配置され、第1方向から前記第1方向と交差する第2方向に延長されて曲がった形状を有する第1領域、前記第1領域の一端から延長される第1ソース-ドレイン領域、前記第1領域の他端から延長される第2ソース-ドレイン領域、及び前記第1領域の中で、前記第1ソース-ドレイン領域から前記第1方向に延びる仮想の第1直線と、前記第2ソース-ドレイン領域から前記第2方向の逆方向に延びる仮想の第2直線が交差する地点に形成される第3ソース-ドレイン領域を含み、前記第3ソース-ドレイン領域は、前記第1ソース-ドレイン領域と第1チャンネル領域を形成し、前記第2ソース-ドレイン領域と第2チャンネル領域を形成することができる。
【選択図】図4

特許請求の範囲【請求項１】
半導体装置において、
ゲート電極と、
前記ゲート電極の下に配置される第１領域であり、第１方向から前記第１方向と交差する第２方向に延長されて曲がった形状（ｂｅｎｄｉｎｇｓｈａｐｅ）を有する第１領域と、
前記第１領域の一端から延長される第１ソース－ドレイン領域と、
前記第１領域の他端から延長される第２ソース－ドレイン領域と、
前記第１領域の中で、前記第１ソース－ドレイン領域から前記第１方向に延びる仮想の第１直線と、前記第２ソース－ドレイン領域から前記第２方向の逆方向に延びる仮想の第２直線が交差する地点に形成される第３ソース－ドレイン領域と、を含み、
前記第３ソース－ドレイン領域は、前記第１ソース－ドレイン領域と第１チャンネル領域を形成し、前記第２ソース－ドレイン領域と第２チャンネル領域を形成する半導体装置。
続きを表示（約 1,400 文字）【請求項２】
前記第１ソース－ドレイン領域と前記第２ソース－ドレイン領域が電気的に連結されることによって、前記第１チャンネル領域と前記第２チャンネル領域が並列に連結される請求項１に記載の半導体装置。
【請求項３】
前記第１ソース－ドレイン領域は、前記第１領域の一端の幅と対応される第１幅を有し、
前記第２ソース－ドレイン領域は、前記第１領域の他端の幅と対応される第２幅を有し、
前記第３ソース－ドレイン領域は、前記第１幅及び前記第２幅より小さい第３幅を有する請求項１に記載の半導体装置。
【請求項４】
前記第３ソース－ドレイン領域は、前記第１領域内で、前記第１領域の縁と離隔されるように形成される請求項３に記載の半導体装置。
【請求項５】
前記第１領域の縁と隣接するように形成され、前記第１領域を電気的に絶縁（ｉｓｏｌａｔｅ）させるための素子分離パターンをさらに含み、
前記第１チャンネル領域及び前記第２チャンネル領域の中で少なくとも一部は、前記ゲート電極に電圧が印加されることに応答して、前記素子分離パターンと離隔されるように形成される請求項３に記載の半導体装置。
【請求項６】
前記ゲート電極は、前記ゲート電極の上から見る時、前記第１領域の中で前記第１チャンネル領域及び前記第２チャンネル領域と重畳される領域に形成される請求項５に記載の半導体装置。
【請求項７】
前記第１領域の前記第１チャンネル領域の中で少なくとも一部は、前記第１方向及び前記第２方向と垂直に前記ゲート電極に向かう第３方向に突出された第１突出部を含む請求項６に記載の半導体装置。
【請求項８】
前記ゲート電極の中で少なくとも一部は、前記第１突出部の中で前記第３方向に向かう第１面、前記第１面から延長されて前記素子分離パターンに向かう第２面及び第３面を囲むように形成される請求項７に記載の半導体装置。
【請求項９】
イメージセンサーにおいて、
入射される光に反応して電荷を生成するフォトダイオードと、
前記フォトダイオードの出力に基づいて、前記入射される光に応じるソース－ドレイン電流を発生させる駆動トランジスタと、
前記フォトダイオードの出力を前記駆動トランジスタに伝達する転送トランジスタと、
前記駆動トランジスタをグラウンドと分離させる素子分離パターンと、を含み、
前記駆動トランジスタは、
ゲート電極と、
前記ゲート電極の下で、第１方向に形成される第１チャンネル領域と、
前記第１チャンネル領域の両端に形成される第１ソース－ドレイン領域及び第３ソース－ドレイン領域と、
前記第３ソース－ドレイン領域から前記第１方向と交差する第２方向に形成される第２チャンネル領域と、
前記第２チャンネル領域の他端に形成される第２ソース－ドレイン領域と、を含み、
前記第１チャンネル領域及び前記第２チャンネル領域の中で少なくとも一部は、前記素子分離パターンと離隔されるイメージセンサー。
【請求項１０】
前記第３ソース－ドレイン領域は、前記第１ソース－ドレイン領域の第１幅及び前記第２ソース－ドレイン領域の第２幅より小さい第３幅を有する請求項９に記載のイメージセンサー。

発明の詳細な説明【技術分野】
【０００１】
本発明はイメージセンサーに関するものである。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
イメージセンサー（ｉｍａｇｅｓｅｎｓｏｒ）は光学映像を電気信号に変換させる素子である。最近になって、コンピュータ産業と通信産業の発達につれてデジタルカメラ、ビデオカメラ、ＰＣＳ（ＰｅｒｓｏｎａｌＣｏｍｍｕｎｉｃａｔｉｏｎＳｙｓｔｅｍ）、ゲーム機器、警備用カメラ、医療用マイクロカメラ、ロボット等の様々な分野で性能が向上されたイメージセンサーの需要が増大されている。特に、スマートフォン、デジタルカメラ等の携帯用機器を含めて家電製品に搭載されるＣＭＯＳイメージセンサー（ＣＩＳ（ＣＭＯＳｉｍａｇｅｓｅｎｓｏｒ））に対する需要が増加している。
【０００３】
ＣＭＯＳイメージセンサーを構成するピクセルアレイ（ｐｉｘｅｌａｒｒａｙ）は各ピクセル毎に光電変換素子を含む。光電変換素子は入射される光の量に応じて可変される電気信号を生成し、ＣＭＯＳイメージセンサーは生成された電気信号を処理して映像を合成することができる。最近高解像度イメージに対する要求に応じてＣＭＯＳイメージセンサーを構成するピクセルはより小型化されることが要求されている。
【０００４】
但し、ＣＭＯＳイメージセンサーに含まれる駆動トランジスタはチャンネルの面積が減少することによってノイズが増加する特性を有する。
【先行技術文献】
【特許文献】
【０００５】
米国特許１１，０８８，０８５Ｂ２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的はトランジスタのチャンネル面積の減少によるノイズを最小化できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の実施形態による半導体装置は、ゲート電極、前記ゲート電極の下に配置され、第１方向から前記第１方向と交差する第２方向に延長されて曲がった形状（ｂｅｎｄｉｎｇｓｈａｐｅ）を有する第１領域、前記第１領域の一端から延長される第１ソース－ドレイン領域、前記第１領域の他端から延長される第２ソース－ドレイン領域、及び前記第１領域の中で、前記第１ソース－ドレイン領域から前記第１方向に延びる仮想の第１直線と、前記第２ソース－ドレイン領域から前記第２方向の逆方向に延びる仮想の第２直線が交差する地点に形成される第３ソース－ドレイン領域を含み、前記第３ソース－ドレイン領域は、前記第１ソース－ドレイン領域と第１チャンネル領域を形成し、前記第２ソース－ドレイン領域と第２チャンネル領域を形成することができる。
【０００８】
また、一実施形態による半導体装置は、ゲート電極、前記ゲート電極の下で、第１方向に形成される第１チャンネル領域、前記第１チャンネル領域の両端に形成される第１ソース－ドレイン領域及び第２ソース－ドレイン領域、前記第２ソース－ドレイン領域から前記第１方向と交差する第２方向に形成される第２チャンネル領域、前記第２チャンネル領域の他端に形成される第３ソース－ドレイン領域、前記第３ソース－ドレイン領域から前記第２方向に形成される第３チャンネル領域、前記第３チャンネル領域の他端に形成される第４ソース－ドレイン領域、前記第４ソース－ドレイン領域から前記第１方向の逆方向に形成される第４チャンネル領域、並びに前記第４チャンネル領域の他端に形成される第５ソース－ドレイン領域を含み、前記第２ソース－ドレイン領域、前記第３ソース－ドレイン領域、及び前記第４ソース－ドレイン領域は、前記第１ソース－ドレイン領域の第１幅及び前記第５ソース－ドレイン領域の第２幅より小さい第３幅を有することができる。
【０００９】
また、一実施形態によるイメージセンサーは、入射される光に反応して電荷を生成するフォトダイオード、前記フォトダイオードの出力に基づいて、前記入射される光に応じるソース－ドレイン電流を発生させる駆動トランジスタ、前記フォトダイオードの出力を前記駆動トランジスタに伝達する転送トランジスタ、及び前記駆動トランジスタをグラウンドと分離させる素子分離パターンを含み、前記駆動トランジスタは、ゲート電極、前記ゲート電極の下で、第１方向に形成される第１チャンネル領域、前記第１チャンネル領域の両端に形成される第１ソース－ドレイン領域及び第３ソース－ドレイン領域、前記第３ソース－ドレイン領域から前記第１方向と交差する第２方向に形成される第２チャンネル領域、並びに前記第２チャンネル領域の他端に形成される第２ソース－ドレイン領域を含み、前記第１チャンネル領域及び前記第２チャンネル領域の中で少なくとも一部は前記素子分離パターンと離隔されることができる。
【発明の効果】
【００１０】
本発明の実施形態による半導体装置はトランジスタのチャンネル面積の減少によるノイズを最小化することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許