特許ウォッチ

公開番号2024163898
公報種別公開特許公報(A)
公開日2024-11-22
出願番号2024077563
出願日2024-05-10
発明の名称半導体パッケージ及びその製造方法
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人個人,個人
主分類H01L 23/12 20060101AFI20241115BHJP(基本的電気素子)
要約【課題】工程が簡素化され、歩留りが向上した半導体パッケージ及びその製造方法を提供すること。
【解決手段】本発明の一実施形態は、第1パッドを含む第1半導体チップと、上記第1半導体チップに対向する前面に配置され、上記第1パッドに接する第2パッド、及び、上記第2パッドと電気的に連結され、上記前面の反対である後面に延長される貫通電極を含む、第2半導体チップと、上記第2半導体チップの上記後面、及び、上記貫通電極の側面のそれぞれの一部分を覆う第1誘電層と、上記第2半導体チップの側面を取り囲む第2誘電層と、上記第1誘電層及び上記第2誘電層によって定義される平坦面上に配置され、上記貫通電極に電気的に連結されたバンプ構造物と、を含み、上記第1誘電層は、無機化合物を含み、上記第2誘電層は、上記無機化合物よりも熱膨張係数(CTE)が低い有機-無機複合材料を含む、半導体パッケージを提供する。
【選択図】図1a
特許請求の範囲【請求項１】
半導体パッケージであって、
第１パッドを含む、第１半導体チップと、
前記第１半導体チップに対向する前面に配置され、前記第１パッドに接する第２パッド、及び、前記第２パッドと電気的に連結され、前記前面の反対である後面に延長される貫通電極を含む、第２半導体チップと、
前記第２半導体チップの前記後面及び前記貫通電極の側面のそれぞれの一部分を覆う、第１誘電層と、
前記第２半導体チップの側面を取り囲む、第２誘電層と、
前記第１誘電層及び前記第２誘電層によって定義される平坦面上に配置され、前記貫通電極に電気的に連結された、バンプ構造物と、
を含み、
前記第１誘電層は、無機化合物を含み、
前記第２誘電層は、前記無機化合物よりも熱膨張係数（ＣＴＥ）が低い有機－無機複合材料を含む、
半導体パッケージ。
続きを表示（約 890 文字）【請求項２】
前記有機－無機複合材料は、架橋結合された感光性作用基を有するシラン系化合物、及び、シロキサン系化合物のうちの少なくとも１つを含む、
請求項１に記載の半導体パッケージ。
【請求項３】
前記感光性作用基は、エポキシ（ｅｐｏｘｙ）基、アクリレート（ａｃｒｙｌａｔｅ）基、又は、メタクリレート（ｍｅｔｈａｃｒｙｌａｔｅ）基を含む、
請求項２に記載の半導体パッケージ。
【請求項４】
前記シロキサン系化合物は、ポリシルセスキオキサン（ｐｏｌｙｓｉｌｓｅｓｑｕｉｏｘａｎｅ）を含む、
請求項２に記載の半導体パッケージ。
【請求項５】
前記無機化合物は、シリコン酸化物（ＳｉＯ）、及び、シリコン窒化物（ＳｉＮ）のうちの少なくとも１つを含む、
請求項１に記載の半導体パッケージ。
【請求項６】
前記有機－無機複合材料の前記熱膨張係数は、６０ｐｐｍ／℃以下である、
請求項１に記載の半導体パッケージ。
【請求項７】
前記第１誘電層は、前記第２半導体チップの側面、及び、前記第１半導体チップの下面に延長される、
請求項１に記載の半導体パッケージ。
【請求項８】
前記第２誘電層は、前記第２半導体チップの前記側面、及び、前記第１半導体チップの前記下面と離隔される、
請求項７に記載の半導体パッケージ。
【請求項９】
前記第１半導体チップは、さらに、前記第１パッドを取り囲む第１絶縁層を含み、
前記第２半導体チップは、さらに、前記第２パッドを取り囲み、かつ、前記第１絶縁層と接する、第２絶縁層を含む、
請求項１に記載の半導体パッケージ。
【請求項１０】
前記第１絶縁層及び前記第２絶縁層は、シリコン酸化物（ＳｉＯ）、シリコン窒化物（ＳｉＮ）、及び、シリコン炭窒化物（ＳｉＣＮ）のうちの少なくとも１つを含む、
請求項９に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体パッケージ及びその製造方法に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
電子機器に装着される半導体装置は、小型化とともに高性能及び大容量化が求められる。これを実現するために、貫通電極（例えば、ＴｈｒｏｕｇｈＳｉｌｉｃｏｎＶｉａ）を用いて、垂直方向に積層された半導体チップを相互連結する、半導体パッケージの開発が進められている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする課題の一つは、工程が簡素化され、歩留りが向上した半導体パッケージ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００４】
前述した課題の解決手段として、本発明の一実施形態は、第１パッドを含む第１半導体チップと、上記第１半導体チップに対向する前面に配置され、上記第１パッドに接する第２パッド、及び、上記第２パッドと電気的に連結され、上記前面の反対である後面に延長される貫通電極を含む、第２半導体チップと、上記第２半導体チップの上記後面及び上記貫通電極の側面のそれぞれの一部分を覆う、第１誘電層と、上記第２半導体チップの側面を取り囲む、第２誘電層と、上記第１誘電層及び上記第２誘電層によって定義される平坦面上に配置され、上記貫通電極に電気的に連結された、バンプ構造物と、を含み、上記第１誘電層は無機化合物を含み、上記第２誘電層は上記無機化合物よりも熱膨張係数（ＣＴＥ）が低い有機－無機複合材料を含む、半導体パッケージを提供する。
【０００５】
また、第１パッドを含む第１半導体チップと、上記第１半導体チップに対向する前面に配置され、上記第１パッドに接する第２パッド、及び、上記第２パッドと電気的に連結され、上記前面の反対である後面に延長される貫通電極を含む、第２半導体チップと、上記第２半導体チップの上記後面及び上記貫通電極の側面のそれぞれの一部分を覆う、第１誘電層と、上記第２半導体チップの側面を取り囲む、第２誘電層と、上記第１誘電層及び上記第２誘電層上に配置され、上記貫通電極に電気的に連結された、バンプ構造物と、を含み、上記第２誘電層は架橋結合された感光性作用基を有する有機－無機複合材料を含む、半導体パッケージを提供する。
【０００６】
また、第１パッドを含む第１半導体チップと、上記第１半導体チップの下に配置され、上記第１パッドに接する第２パッド、及び、上記第２パッドと電気的に連結される貫通電極を含む、第２半導体チップと、上記第２半導体チップの後面に突出した上記貫通電極の一部分を取り囲む、第１誘電層と、上記第１半導体チップの下で上記第２半導体チップを取り囲む、第２誘電層と、上記第１誘電層及び上記第２誘電層上に配置され、上記貫通電極に電気的に連結された、バンプ構造物と、を含み、上記第１誘電層及び上記第２誘電層は互いに異なる物質を含み、上記第１誘電層及び上記貫通電極によって定義される第１平坦面と上記第２誘電層によって定義される第２平坦面は共面にある、半導体パッケージを提供する。
【０００７】
また、第１パッドを含む半導体ウェハを準備する段階と、前面に配置された第２パッド及び予備基板に埋め込まれた複数の予備貫通電極を含む予備半導体チップを、上記半導体ウェハに付着する段階と、上記予備半導体チップの後面に上記複数の予備貫通電極のそれぞれの少なくとも一部が露出するように、上記予備基板をエッチングする段階と、上記予備半導体チップの上記後面及び上記予備基板から露出した上記複数の予備貫通電極のそれぞれの上記少なくとも一部を覆う、第１予備誘電層を形成する段階と、上記第１予備誘電層上に有機－無機複合材料層を形成する段階と、上記有機－無機複合材料層の一部を除去して、第２予備誘電層を形成する段階と、上記第１予備誘電層、上記第２予備誘電層、及び、上記複数の予備貫通電極を研磨する段階－第１誘電層、第２誘電層、及び、複数の貫通電極からなる平坦面が形成される－と、上記平坦面上にバンプ構造物を形成する段階と、を含む、半導体パッケージの製造方法を提供する。
【０００８】
また、第１パッドを含む半導体ウェハを準備する段階と、前面に配置された第２パッド及び予備基板に埋め込まれた複数の予備貫通電極を含む、予備半導体チップを、上記半導体ウェハに付着する段階と、上記予備半導体チップの後面に上記複数の予備貫通電極のそれぞれの少なくとも一部が露出するように、上記予備基板をエッチングする段階と、上記半導体ウェハ及び上記予備半導体チップを覆う、有機－無機複合材料層を形成する段階と、上記予備半導体チップの上記後面が露出するように、上記有機－無機複合材料層の一部を除去して第２予備誘電層を形成する段階と、上記予備半導体チップの上記後面及び上記予備基板から露出した上記複数の予備貫通電極のそれぞれの上記少なくとも一部を覆う、第１予備誘電層を形成する段階と、上記第１予備誘電層、上記第２予備誘電層、及び、上記複数の予備貫通電極を研磨する段階－第１誘電層、第２誘電層、及び、複数の貫通電極からなる平坦面が形成される－と、上記平坦面上にバンプ構造物を形成する段階と、を含む、半導体パッケージの製造方法を提供する。
【発明の効果】
【０００９】
本発明の実施形態によると、有機－無機複合材料を含む誘電層を導入することにより、工程が簡素化され、歩留まりが向上した半導体パッケージ及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
本発明の一実施形態による、半導体パッケージを示した断面図である。
図１ａのＩ－Ｉ’線に沿った切断面を示した平面図である。
図１ａに示した半導体パッケージの製造方法を工程順に示した断面図である。
図１ａに示した半導体パッケージの製造方法を工程順に示した断面図である。
図１ａに示した半導体パッケージの製造方法を工程順に示した断面図である。
図１ａに示した半導体パッケージの製造方法を工程順に示した断面図である。
図１ａに示した半導体パッケージの製造方法を工程順に示した断面図である。
図１ａに示した半導体パッケージの製造方法を工程順に示した断面図である。
図１ａに示した半導体パッケージの製造方法を工程順に示した断面図である。
本発明の一実施形態による、半導体パッケージを示した断面図である。
図３に示した半導体パッケージの製造方法を工程順に示した断面図である。
図３に示した半導体パッケージの製造方法を工程順に示した断面図である。
図３に示した半導体パッケージの製造方法を工程順に示した断面図である。
図３に示した半導体パッケージの製造方法を工程順に示した断面図である。
本発明の一実施形態による、半導体パッケージを示した断面図である。
本発明の一実施形態による、半導体パッケージを示した断面図である。
本発明の一実施形態による、半導体パッケージを示した断面図である。
本発明の一実施形態による、半導体パッケージを示した断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許