特許ウォッチ

公開番号2024158156
公報種別公開特許公報(A)
公開日2024-11-08
出願番号2023073116
出願日2023-04-27
発明の名称発振回路
出願人セイコーエプソン株式会社
代理人個人,個人,個人,個人
主分類H03K 3/0231 20060101AFI20241031BHJP(基本電子回路)
要約【課題】キャパシターの充放電により発振する発振回路において発振周波数の偏差を低減できる発振回路等を提供すること。
【解決手段】発振回路300は、基準電圧VREFを生成する基準電圧生成回路110と、基準電圧生成回路110からの基準電圧VREFが入力され、基準電圧VREFに応じた第1充電電流IC1を出力する電流源回路120と、一端に第1充電電流IC1が入力される第1キャパシター131と、第1キャパシター131の一端の電圧CT1が第1入力端子に入力され、基準電圧生成回路110からの基準電圧VREFが第2入力端子に入力される第1コンパレーター151と、第1コンパレーター151の出力信号CP1に基づくタイミングで第1キャパシター131を放電する第1放電回路141と、第1コンパレーター151の出力信号CP1に基づいてクロック信号CLKを出力するクロック信号出力回路160と、を含む。
【選択図】図4
特許請求の範囲【請求項１】
基準電圧を生成する基準電圧生成回路と、
前記基準電圧生成回路からの前記基準電圧が入力され、前記基準電圧に応じた第１充電電流を出力する電流源回路と、
一端に前記第１充電電流が入力される第１キャパシターと、
第１入力端子に、前記第１キャパシターの一端の電圧が入力され、第２入力端子に、前記基準電圧生成回路からの前記基準電圧が入力される第１コンパレーターと、
前記第１コンパレーターの出力信号に基づくタイミングで前記第１キャパシターを放電する第１放電回路と、
前記第１コンパレーターの出力信号に基づいてクロック信号を出力するクロック信号出力回路と、
を含むことを特徴とする発振回路。
続きを表示（約 1,800 文字）【請求項２】
請求項１に記載された発振回路において、
第２キャパシターと、
第１入力端子に、前記第２キャパシターの一端の電圧が入力され、第２入力端子に前記基準電圧が入力される第２コンパレーターと、
前記第２コンパレーターの出力信号に基づくタイミングで前記第２キャパシターを放電する第２放電回路と、
を含み、
前記電流源回路は、前記基準電圧に応じた第２充電電流を前記第２キャパシターの一端へ出力し、
前記クロック信号出力回路は、前記第１コンパレーターの出力信号及び前記第２コンパレーターの出力信号に基づいて前記クロック信号を出力することを特徴とする発振回路。
【請求項３】
請求項２に記載された発振回路において、
前記クロック信号が第１論理レベルであるとき、前記第１放電回路は前記第１キャパシターを放電し、前記第２キャパシターは前記第２充電電流により充電され、前記クロック信号出力回路は、前記第２コンパレーターの出力信号が変化したとき前記クロック信号を前記第１論理レベルから第２論理レベルにし、
前記クロック信号が前記第２論理レベルであるとき、前記第２放電回路は前記第２キャパシターを放電し、前記第１キャパシターは前記第１充電電流により充電され、前記クロック信号出力回路は、前記第１コンパレーターの出力信号が変化したとき前記クロック信号を前記第２論理レベルから前記第１論理レベルにすることを特徴とする発振回路。
【請求項４】
請求項２に記載された発振回路において、
前記クロック信号出力回路は、
前記第１コンパレーターの出力信号がリセット端子に入力され、前記第２コンパレーターの出力信号がセット端子に入力されるＲＳラッチ回路を含み、
前記ＲＳラッチ回路がリセットされたとき第１論理レベルの前記クロック信号を出力し、前記ＲＳラッチ回路がセットされたとき第２論理レベルの前記クロック信号を出力することを特徴とする発振回路。
【請求項５】
請求項４に記載された発振回路において、
前記クロック信号が第１論理レベルのとき、前記第１放電回路が放電動作を行い、
前記クロック信号が第２論理レベルのとき、前記第２放電回路が放電動作を行うことを特徴とする発振回路。
【請求項６】
請求項２に記載された発振回路において、
前記第１キャパシターの容量値をＣ１とし、前記第２キャパシターの容量値をＣ２とし、前記基準電圧をＶＲＥＦとし、前記基準電圧に応じた前記第１充電電流をＶＲＥＦ／α１とし、前記基準電圧に応じた前記第２充電電流をＶＲＥＦ／α２とし、前記クロック信号の周期をＴｓとしたとき、
Ｔｓ＝Ｃ１×α１＋Ｃ２×α２
であることを特徴とする発振回路。
【請求項７】
請求項１に記載された発振回路において、
前記電流源回路は、
前記基準電圧が非反転入力端子に入力され、出力端子が反転入力端子に入力されるアンプ回路と、
一端が前記アンプ回路の出力端子に接続され、他端が低電位側電源ノードに接続される抵抗と、
前記抵抗に流れる電流を可変の電流比でミラーし、ミラー後の電流を前記第１充電電流として出力する電流調整回路と、
を含むことを特徴とする発振回路。
【請求項８】
請求項２に記載された発振回路において、
前記電流源回路は、
前記基準電圧が非反転入力端子に入力され、出力端子が反転入力端子に入力されるアンプ回路と、
一端が前記アンプ回路の出力端子に接続され、他端が低電位側電源ノードに接続される抵抗と、
前記抵抗に流れる電流を可変の電流比でミラーし、ミラー後の電流を前記第１充電電流及び前記第２充電電流として出力する電流調整回路と、
を含むことを特徴とする発振回路。
【請求項９】
請求項７又は８に記載された発振回路において、
前記電流比の情報を記憶する記憶回路を含み、
前記電流調整回路は、
前記抵抗に流れる電流を、前記情報が示す電流比でミラーすることを特徴とする発振回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、発振回路等に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
特許文献１には、バンドギャップ基準電圧を出力するバンドギャップ回路と、バンドギャップ基準電圧を電流に変換する電圧電流変換部と、変換された電流により充電されるキャパシターと、キャパシターに充電された電圧と基準電圧とを比較する比較器と、比較器の比較結果に基づいてキャパシターを放電する充放電スイッチと、比較器の比較結果に基づいてクロック信号を出力するＴフリップフロップと、を含むオシレーターが開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１４－３３４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１では、キャパシターの充電電流は、バンドギャップ基準電圧を用いて生成されているが、比較器は、キャパシターに充電された電圧と基準電圧とを比較している。温度等の影響によってバンドギャップ基準電圧と基準電圧が変化するが、その変化の特性が異なることで、発振周波数が変化する恐れがある。
【課題を解決するための手段】
【０００５】
本開示の一態様は、基準電圧を生成する基準電圧生成回路と、前記基準電圧生成回路からの前記基準電圧が入力され、前記基準電圧に応じた第１充電電流を出力する電流源回路と、一端に前記第１充電電流が入力される第１キャパシターと、第１入力端子に、前記第１キャパシターの一端の電圧が入力され、第２入力端子に、前記基準電圧生成回路からの前記基準電圧が入力される第１コンパレーターと、前記第１コンパレーターの出力信号に基づくタイミングで前記第１キャパシターを放電する第１放電回路と、前記第１コンパレーターの出力信号に基づいてクロック信号を出力するクロック信号出力回路と、を含む発振回路に関係する。
【図面の簡単な説明】
【０００６】
本実施形態の手法を用いない場合における発振回路の構成例。
出力回路の詳細構成例。
本実施形態の手法を用いない場合における発振回路の信号波形例。
本実施形態における発振回路の第１構成例。
クロック信号出力回路の詳細構成例。
本実施形態における発振回路の動作を説明する信号波形例。
電流源回路の第１詳細構成例。
発振回路の第２構成例。
電流源回路の第２詳細構成例。
ミラー比調整回路の詳細構成例。
【発明を実施するための形態】
【０００７】
以下、本開示の好適な実施形態について詳細に説明する。なお、以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。なお、本実施形態における接続は電気的な接続である。電気的な接続とは、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は受動素子又は能動素子等を介した接続であってもよい。
【０００８】
図１は、本実施形態の手法を用いない場合における発振回路の構成例である。発振回路３００は、電流源回路３１０とキャパシター３３０とＮ型トランジスターＴＲＢｃと出力回路３２０とを含む。
【０００９】
電流源回路３１０は、バンドギャップリファレンス回路からの基準電圧ＶＲＥＦＢに基づいて充電電流ＩＣＢを出力する。電流源回路３１０は、演算増幅器ＯＰＢとＰ型トランジスターＴＲＢａ、ＴＲＢｂとキャパシターＣＣＢと抵抗ＲＢとを含む。
【００１０】
演算増幅器ＯＰＢは、Ｐ型トランジスターＴＲＢａのドレイン電圧が、バンドギャップリファレンス回路からの基準電圧ＶＲＥＦＢと同じ電圧になるように、フィードバック制御する。抵抗ＲＢは、Ｐ型トランジスターＴＲＢａのドレイン電圧を電流に変換する。その電流値は、ＶＲＥＦＢ／ＲＢである。Ｐ型トランジスターＴＲＢｂは、抵抗ＲＢに流れる電流をミラーすることで充電電流ＩＣＢを出力する。ミラー比をｍとしたとき、ＩＣＢ＝ｍ×（ＶＲＥＦＢ／ＲＢ）である。
（【００１１】以降は省略されています）

関連特許