特許ウォッチ

公開番号2024137388
公報種別公開特許公報(A)
公開日2024-10-07
出願番号2023048895
出願日2023-03-24
発明の名称情報処理装置、命令挿入装置及び情報処理装置の制御方法
出願人株式会社Preferred Networks,国立大学法人神戸大学
代理人個人,個人
主分類G06F 9/30 20180101AFI20240927BHJP(計算;計数)
要約【課題】情報処理装置の動作の開始時、動作の停止時、又は、動作の開始時及び動作の停止時における消費電力量の急激な変化を軽減することで回路を正常に動作させる。
【解決手段】情報処理装置は、複数の演算命令を処理する1以上の演算ブロックと、前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最初の演算命令の処理期間を含む第1期間において処理される前記演算命令の比率が、前記第1期間より後の第2期間において処理される前記演算命令の比率より低くなるように、前記演算命令より消費電力が小さい他の命令を前記複数の演算命令の間に挿入して前記1以上の演算ブロックに出力する命令挿入部と、を有する。
【選択図】図4
特許請求の範囲【請求項１】
複数の演算命令を処理する１以上の演算ブロックと、
前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最初の演算命令の処理期間を含む第１期間において処理される前記演算命令の比率が、前記第１期間より後の第２期間において処理される前記演算命令の比率より低くなるように、前記演算命令より消費電力が小さい他の命令を前記複数の演算命令の間に挿入して前記１以上の演算ブロックに出力する命令挿入部と、を有する、
情報処理装置。
続きを表示（約 860 文字）【請求項２】
前記命令挿入部は、前記最初の演算命令の処理以降において、前記演算命令の比率が徐々に高くなるように前記他の命令を挿入する、
請求項１に記載の情報処理装置。
【請求項３】
前記演算命令の増加率を示す傾斜情報を書き換え可能に保持する傾斜保持部を有し、
前記命令挿入部は、前記傾斜保持部に保持された前記傾斜情報に基づいて、前記演算命令の比率を徐々に高くする、
請求項２に記載の情報処理装置。
【請求項４】
前記他の命令は、前記演算命令の処理結果に影響を与えない命令である、
請求項１に情報処理装置。
【請求項５】
前記他の命令は、前記演算命令に非依存な命令である、
請求項１に情報処理装置。
【請求項６】
前記複数の演算命令は、前記１以上の演算ブロックに演算を実行させる命令である、
請求項１に情報処理装置。
【請求項７】
２以上の前記演算ブロックを有し、
ＳＩＭＤ（Single Instruction Multiple Data）プロセッサとして動作する、
請求項１に記載の情報処理装置。
【請求項８】
前記命令挿入部は、前記複数の演算命令に含まれる最後の演算命令の後に、前記複数の演算命令の処理結果に影響を与えない複数の他の命令を前記１以上の演算ブロックに出力する、
請求項１乃至請求項７のいずれか１項に記載の情報処理装置。
【請求項９】
前記複数の他の命令は、少なくとも第１命令と前記第１命令より消費電力が大きな第２命令とを含む、
請求項８に記載の情報処理装置。
【請求項１０】
前記命令挿入部は、前記第１命令の比率が前記第２命令の比率より徐々に高くなるように、前記複数の他の命令を前記１以上の演算ブロックに出力する、
請求項９に記載の情報処理装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、情報処理装置、命令挿入装置及び情報処理装置の制御方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
プロセッサ等の情報処理装置は、半導体プロセスの進化に伴い、回路規模が増加し、消費電力が増加する傾向にある。今後、半導体プロセスのさらなる進化により、消費電力は増加していくと予想される。
【０００３】
情報処理装置は、回路規模が大きく、同時に動作する回路が多いほど、動作の開始時又は動作の停止時に回路の消費電力量が急激に変化しやすいため、瞬間的に大きな電圧降下や上昇が発生するおそれがあり、あるいは、電源系統にノイズが発生するおそれがある。そして、電圧降下、上昇又は電源ノイズが発生した場合、回路が正常に動作しないおそれがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示では、情報処理装置の動作の開始時、動作の停止時、又は、動作の開始時及び動作の停止時における消費電力量の急激な変化を軽減することで回路を正常に動作させる。
【課題を解決するための手段】
【０００５】
本発明の実施形態の情報処理装置は、複数の演算命令を処理する１以上の演算ブロックと、前記複数の演算命令の処理期間において、前記複数の演算命令に含まれる最初の演算命令の処理期間を含む第１期間において処理される前記演算命令の比率が、前記第１期間より後の第２期間において処理される前記演算命令の比率より低くなるように、前記演算命令より消費電力が小さい他の命令を前記複数の演算命令の間に挿入して前記１以上の演算ブロックに出力する命令挿入部と、を有する。
【図面の簡単な説明】
【０００６】
本発明の一実施形態におけるプロセッサの一例を示すブロック図である。
プロセッサ及び外部メモリが搭載されるボードの一例を示すブロック図である。
第１命令及び第２命令の例を示す説明図である。
図１のプロセッサの動作の例を示すタイミング図である。
本発明の別の実施形態におけるプロセッサの一例を示すブロック図である。
本発明の別の実施形態におけるプロセッサの一例を示すブロック図である。
図６のプロセッサのＤＭＡ転送の例を示すタイミング図である。
本発明の別の実施形態における情報処理装置の一例を示すブロック図である。
図８のコンパイラが生成した命令コードと命令挿入部が生成した命令コードの例を示す説明図である。
図２及び図８に示したホストのハードウェア構成の一例を示すブロック図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。以下で説明する情報処理装置の一形態であるプロセッサは、サーバ等のコンピュータに搭載され、プログラムを実行することで、一例として、ニューラルネットワークの訓練又は推論において畳み込み演算等を実行してもよい。なお、以下で説明するプロセッサは、科学技術計算などに使用されてもよい。また、図１、図５、図６、図８に含まれる矩形又は台形で示す複数のブロックのうち、２以上のブロックは、１つにマージされてもよい。すなわち、１つのブロックの機能が他のブロックで実現されてもよい。複数のブロックの各々は、例えば、１又は複数の回路により実現される。
【０００８】
図１は、本発明の一実施形態におけるプロセッサの一例を示すブロック図である。図１に示すプロセッサ１００は、制御部１１０及び複数の演算ブロック１２０を有する。なお、プロセッサ１００は、１個の演算ブロック１２０を有してもよい。例えば、プロセッサ１００は、バスＢＵＳを介して外部メモリ２００に接続される。プロセッサ１００は、情報処理装置の一例である。なお、図１に示すプロセッサ１００は、本発明の実施形態が適用される基本的な構成を示している。プロセッサ１００は、後述する図２に示す構成を有してもよい。
【０００９】
制御部１１０は、命令フェッチ部１１１、命令バッファ１１２、命令デコーダ１１３、第１命令保持部１１４、第２命令保持部１１５、同期制御部１１６、命令発行判定部１１７、起動／停止制御部１１８及びセレクタ１１９を有する。起動／停止制御部１１８及びセレクタ１１９は、演算命令の処理が開始されるときに第１命令を挿入し、演算命令の処理が停止されるときに、第１命令及び第２命令を挿入する命令挿入部の一例である。命令挿入部は、命令挿入回路として実現されてもよい。
【００１０】
なお、制御部１１０は、制御回路１１０として実現されてもよい。命令フェッチ部１１１、命令バッファ１１２、命令デコーダ１１３、第１命令保持部１１４、第２命令保持部１１５、同期制御部１１６、命令発行判定部１１７、起動／停止制御部１１８及びセレクタ１１９は、それぞれ命令フェッチ回路１１１、命令バッファ回路１１２、命令デコーダ回路１１３、第１命令保持回路１１４、第２命令保持回路１１５、同期制御回路１１６、命令発行判定回路１１７、起動／停止制御回路１１８及びセレクタ回路１１９として実現されてもよい。
（【００１１】以降は省略されています）

関連特許