特許ウォッチ

公開番号2024137104
公報種別公開特許公報(A)
公開日2024-10-07
出願番号2023048492
出願日2023-03-24
発明の名称信号伝送回路及びスナバ回路
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H02M 3/28 20060101AFI20240927BHJP(電力の発電,変換,配電)
要約【課題】センタータップがないトランスにおいて不要なパスに流れる電流を抑制する
【解決手段】信号伝送回路は、送信側の第1系統から受信側の第2系統に信号を送信する回路である。前記第1系統は、インダクタと、第1スイッチにより制御される、第1電流源と、前記第1電流源と前記インダクタを介して直列に接続され、第2スイッチにより制御される、第2電流源と、前記第1電流源と並列に接続され、接地点との接続を制御する、第3スイッチと、前記第2電流源と並列に接続され、接地点との接続を制御する、第4スイッチと、を備える。
【選択図】図1
特許請求の範囲【請求項１】
送信側の第1系統から受信側の第2系統に信号を送信する回路であって、
前記第1系統は、
インダクタと、
第1スイッチにより制御される、第1電流源と、
前記第1電流源と前記インダクタを介して直列に接続され、第2スイッチにより制御される、第2電流源と、
前記第1電流源と並列に接続され、接地点との接続を制御する、第3スイッチと、
前記第2電流源と並列に接続され、接地点との接続を制御する、第4スイッチと、
を備える、
信号伝送回路。
続きを表示（約 1,000 文字）【請求項２】
前記第1スイッチと前記第3スイッチは、オン、オフが同期され、
前記第2スイッチと前記第4スイッチは、オン、オフが同期され、
前記第1スイッチ及び前記第2スイッチは同じタイミングでオンしない、
請求項1に記載の信号伝送回路。
【請求項３】
前記第1系統は、さらに、
前記第3スイッチと並列に接地点との間に接続され、第1フィルタ回路と、
前記第4スイッチと並列に接地点との間に接続され、第2フィルタ回路と、
を備える、
請求項1又は請求項2に記載の信号伝送回路。
【請求項４】
前記第1フィルタ回路は、直列に接続される、第1抵抗及び第1キャパシタを備え、
前記第2フィルタ回路は、直列に接続される、第2抵抗及び第2キャパシタを備える、
請求項3に記載の信号伝送回路。
【請求項５】
前記第1系統は、さらに、
前記第3スイッチと一部が直列に接続され、一部が並列に接地点との間に接続される第3フィルタ回路と、
前記第4スイッチと一部が直列に接続され、一部が並列に接地点との間に接続される第4フィルタ回路と、
を備える、
請求項1又は請求項2に記載の信号伝送回路。
【請求項６】
前記第3フィルタは、
前記第3スイッチと直列に接続される、第3抵抗と、
前記第3スイッチと並列に接続され、前記第3抵抗と直列に接続される、第3キャパシタと、
を備え、
前記第4フィルタは、
前記第4スイッチと直列に接続される、第4抵抗と、
前記第4スイッチと並列に接続され、前記第4抵抗と直列に接続される、第4キャパシタと、
を備える。
請求項5に記載の信号伝送回路。
【請求項７】
インダクタに流れる電流を制御する回路であって、
第1スイッチにより制御される、第1電流源と、
前記第1電流源と前記インダクタを介して直列に接続され、第2スイッチにより制御される、第2電流源と、
前記第1電流源と並列に接続され、接地点との接続を制御する、第3スイッチと、
前記第2電流源と並列に接続され、接地点との接続を制御する、第4スイッチと、
を備える、
スナバ回路。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、信号伝送回路及びスナバ回路に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
デジタルアイソレータ等においては、インダクタを介した非接触型の信号の送受信が実行されている。これらの回路は、インダクタ間にセンタータップを設けることで、余分な電流が回路に流れることを抑制している。一方で、例えば装置の小型化といった理由によりセンタータップを配置しないことがあるが、このようなセンタータップを配置しない場合においては、送信側のスナバ回路に電流が流れるという問題が発生しうる。
【先行技術文献】
【特許文献】
【０００３】
特開2001-333576号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
そこで、実施形態が解決しようとする限定されない課題の1つは、センタータップがないトランスにおいて不要なパスに流れる電流を抑制することである。
【課題を解決するための手段】
【０００５】
一実施形態によれば、信号伝送回路は、送信側の第1系統から受信側の第2系統に信号を送信する回路である。前記第1系統は、インダクタと、第1スイッチにより制御される、第1電流源と、前記第1電流源と前記インダクタを介して直列に接続され、第2スイッチにより制御される、第2電流源と、前記第1電流源と並列に接続され、接地点との接続を制御する、第3スイッチと、前記第2電流源と並列に接続され、接地点との接続を制御する、第4スイッチと、を備える。
【図面の簡単な説明】
【０００６】
一実施形態に係るデジタルアイソレータの一例を模式的に示す図。
一実施形態に係るトランス部の一例を模式的に示す図。
一実施形態に係るトランス部の一例を模式的に示す図。
一実施形態に係るトランス部の一例を模式的に示す図。
一実施形態に係るトランス部の一例を模式的に示す図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態について説明する。
【０００８】
図1は、一実施形態に係るデジタルアイソレータの一例を示す図である。本開示において説明する形態は、このような一般的なデジタルアイソレータに適用することができる。
【０００９】
デジタルアイソレータ 1 は、コンダクタを用いることで、入力された差動信号を絶縁された領域を介して第1次側 (第1系統側) から入力された差動信号 (入力差動信号 INP/INN) を整流して第2次側 (第2系統側) へと出力 (出力差動信号 OUTP/OUTN) する回路である。デジタルアイソレータ 1 は、トランス部 10 を介して整流された信号を伝達する。
【００１０】
第1系統 (送信側、第1次側) に入力された差動信号は、ΔΣ変調器 20 においてΔΣ変調され、必要に応じてバッファ 22 を介して、データ変調器 24 においてデータ変調され、ドライバ 26 を介してスナバ回路 28 に入力される。
（【００１１】以降は省略されています）

関連特許