特許ウォッチ

公開番号2024137055
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023048412
出願日2023-03-24
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H01L 25/04 20230101AFI20240927BHJP(基本的電気素子)
要約【課題】半導体装置の大型化を抑制しつつ、ノイズの抑制が可能である半導体装置を提供する。
【解決手段】本実施形態によれば、半導体装置は、基板と、半導体チップと、コンデンサと、を備える。基板は、少なくとも接地端子を有し、接地端子と同電位である。半導体チップは、基板に配置され、接地端子と第1ボンディングワイヤを介して接続され、所定のクロック周波数で駆動する回路と、アナログ回路と、を有する。コンデンサは、基板に配置され、回路、及びアナログ回路の少なくともいずれかに接続配線を介して一端が接続される。
【選択図】図1
特許請求の範囲【請求項１】
少なくとも接地端子を有し、接地端子と同電位である基板と、
前記基板に配置され、前記接地端子と第１ボンディングワイヤを介して接続され、所定のクロック周波数で駆動する回路と、アナログ回路と、を有する半導体チップと、
前記基板に配置され、前記回路、及び前記アナログ回路の少なくともいずれかに接続配線を介して一端が接続されるコンデンサと、
を、備える、半導体装置。
続きを表示（約 800 文字）【請求項２】
前記接続配線のインダクタンスと、前記コンデンサの容量との直列共振は、前記クロック周波数に基づく、請求項１に記載の半導体装置。
【請求項３】
前記接続配線に直列接続されるオンチップインダクタを、更に備える、請求項２に記載の半導体装置。
【請求項４】
前記接続配線は、一端が前記アナログ回路の入力側の配線に接続され、他端が前記コンデンサの前記一端と接続される、請求項２に記載の半導体装置。
【請求項５】
前記半導体チップは、前記接地端子と前記第１ボンディングワイヤを介して接続される第２配線を更に有し、
前記基板と前記第２配線とを接続する第３配線を、更に備える、請求項２に記載の半導体装置。
【請求項６】
前記回路は、デジタル回路、及び電源回路の少なくともいずれかであり、
前記アナログ回路は、一端が前記回路に接続され、他端が前記第２配線に接続される、請求項５に記載の半導体装置。
【請求項７】
前記コンデンサは、他端が前記基板に接続される積層セラミックチップコンデンサである、請求項１に記載の半導体装置。
【請求項８】
前記コンデンサは、前記他端が導電性の材料を介して前記基板に接続される、請求項７に記載の半導体装置。
【請求項９】
前記コンデンサは、前記接続配線に接続される一端側は、絶縁部を介して前記基板に配置される、請求項８に記載の半導体装置。
【請求項１０】
前記コンデンサは、前記基板に第１主面側が配置された高誘電率フィルムと、前記高誘電率フィルムの前記第１主面と反対側の第２主面に配置される金属板とを有し、
前記金属板に前記接続配線が接続される、請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
半導体チップを有する半導体装置においては、半導体チップ内、または、半導体チップの上部にノイズ低減用のコンデンサが構成される場合がある。ところが、半導体チップは、集積度が進んでおり、その内部にコンデンサを構成するスペースを構成するのが困難となってしまう。また、半導体チップの上部にコンデンサを構成すると、半導体チップの厚みが増加してしまう。これにより、半導体装置が大型化する恐れがある。
【先行技術文献】
【特許文献】
【０００３】
特開２００４－１６５５５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、半導体装置の大型化を抑制しつつ、ノイズの抑制が可能である半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
本実施形態によれば、半導体装置は、基板と、半導体チップと、コンデンサと、を備える。基板は、少なくとも接地端子を有し、接地端子と同電位である。半導体チップは、基板に配置され、接地端子と第１ボンディングワイヤを介して接続され、所定のクロック周波数で駆動する回路と、アナログ回路と、を有する。コンデンサは、基板に配置され、回路、及びアナログ回路の少なくともいずれかに接続配線を介して一端が接続される。
【図面の簡単な説明】
【０００６】
本実施形態に係る半導体装置を表す平面図。
オンチップインダクタの例を示す図。
コンデンサを縦置きにした場合の図１のＢＢ断面図。
第１実施形態の変形例１に係る半導体装置の構成例を示す図。
第１実施形態の変形例２に係る半導体装置の構成例を示す図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、通信装置、及び通信方法の特徴的な構成および動作を中心に説明するが、通信装置、及び通信方法には以下の説明で省略した構成および動作が存在しうる。
【０００８】
（第１実施形態）
【０００９】
以下に、本発明の各実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１０】
図１は、本実施形態に係る半導体装置１００を表す平面図である。図１に示すように、本実施形態に係る半導体装置１００は、基板１０と、半導体チップ２０と、コンデンサ３０と、複数のボンディングパッド（電極端子）４０と、複数のグランド線５０と、ＧＮＤ配線６０ａと、複数のボンディングワイヤ７０と、ボンディングワイヤ８０とを備える。
（【００１１】以降は省略されています）

関連特許