特許ウォッチ

公開番号2024130307
公報種別公開特許公報(A)
公開日2024-09-30
出願番号2023039958
出願日2023-03-14
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H01L 29/78 20060101AFI20240920BHJP(基本的電気素子)
要約【課題】オン抵抗を低く保ちつつ寄生ダイオードのリカバリ損失を低減することが可能な半導体装置を提供する。
【解決手段】本実施形態に係る半導体装置は、第1電極と、前記第1電極の上方に配置された第1導電形の第1半導体領域と、前記第1半導体領域中に配置された絶縁膜と、前記絶縁膜中に配置された第2電極と、前記絶縁膜を介して前記第2電極に隣接する第2導電形の第2半導体領域と、前記第2半導体領域の上に配置された第1導電形の第3半導体領域と、第1側面において前記第1半導体領域に接してショットキー接合を形成し、前記第1側面の反対側の第2側面において前記第2半導体領域および前記第3半導体領域に接し、底面が前記第2半導体領域の底面よりも上に位置するコンタクト部を含み、前記コンタクト部に電気的に接続された第3電極と、を備える。
【選択図】図1A
特許請求の範囲【請求項１】
第１電極と、
前記第１電極の上方に配置された第１導電形の第１半導体領域と、
前記第１半導体領域中に配置された絶縁膜と、
前記絶縁膜中に配置された第２電極と、
前記絶縁膜を介して前記第２電極に隣接する第２導電形の第２半導体領域と、
前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、
第１側面において前記第１半導体領域に接してショットキー接合を形成し、前記第１側面の反対側の第２側面において前記第２半導体領域および前記第３半導体領域に接し、底面が前記第２半導体領域の底面よりも上に位置するコンタクト部を含み、前記コンタクト部に電気的に接続された第３電極と、
を備える半導体装置。
続きを表示（約 740 文字）【請求項２】
前記第１半導体領域は、前記コンタクト部の前記第１側面に接する第３側面を有する突出部を有し、
前記突出部は、前記第３側面の反対側の第４側面において、別のコンタクト部と接してショットキー接合を形成する
請求項１に記載の半導体装置。
【請求項３】
前記コンタクト部は、前記第１側面の全域において前記第１半導体領域と接してショットキー接合を形成する
請求項１に記載の半導体装置。
【請求項４】
前記コンタクト部と前記第２半導体領域とに接し、前記第２半導体領域より不純物濃度が高い第２導電形の第４半導体領域を備える
請求項１に記載の半導体装置。
【請求項５】
前記第４半導体領域は前記コンタクト部の底面と前記第１半導体領域との間に配置されている
請求項４に記載の半導体装置。
【請求項６】
前記第１絶縁膜中において前記第２電極の下方に配置され、前記第３電極と電気的に接続された第４電極をさらに備える
請求項１に記載の半導体装置。
【請求項７】
前記第１半導体領域は、前記コンタクト部の前記第１側面に接する突出部を有し、
前記突出部の上に配置された絶縁膜をさらに備える
請求項１に記載の半導体装置。
【請求項８】
前記第１半導体領域、前記第２半導体領域および前記第３半導体領域は、不純物を含むシリコンからなる
請求項１～７のいずれかに記載の半導体装置。
【請求項９】
前記コンタクト部は、チタン、コバルト、ニッケル、プラチナまたはタングステンを含む
請求項８に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）において、ソース－ドレイン間に、ＰＮ接合ダイオード（寄生ダイオード）が生じる。この寄生ダイオードの逆回復動作における損失（リカバリ損失）を低減させるために、一般的なＰＮ接合ダイオードよりも順方向電圧が低いショットキーバリアダイオード（ＳＢＤ）を、上記ＭＯＳＦＥＴとは別に設けた半導体装置が知られている。
【０００３】
しかしながら、上記の半導体装置では、ＭＯＳＦＥＴとは別の領域にショットキーバリアダイオードを設けるため、ＭＯＳＦＥＴとして動作する領域が少なくなり、オン抵抗が高くなってしまう。
【先行技術文献】
【特許文献】
【０００４】
特開２０１７－５５００５号公報
特開２０１４－１２７５５５号公報
特開２０１９－１０６４２５号公報
特開２０１２－５９８４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、オン抵抗を低く保ちつつ寄生ダイオードのリカバリ損失を低減することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本実施形態に係る半導体装置は、第１電極と、前記第１電極の上方に配置された第１導電形の第１半導体領域と、前記第１半導体領域中に配置された絶縁膜と、前記絶縁膜中に配置された第２電極と、前記絶縁膜を介して前記第２電極に隣接する第２導電形の第２半導体領域と、前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、コンタクト部を含み、前記コンタクト部に電気的に接続された第３電極と、を備える。前記コンタクト部は、第１側面において前記第１半導体領域に接してショットキー接合を形成し、前記第１側面の反対側の第２側面において前記第２半導体領域および前記第３半導体領域に接し、底面が前記第２半導体領域の底面よりも上に位置する。
【図面の簡単な説明】
【０００７】
一実施形態に係る半導体装置の断面図である。
一実施形態に係る半導体装置の半導体素子間の領域を拡大した図である。
一実施形態の変形例に係る半導体装置の断面図である。
一実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図３Ａに続く、一実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図３Ｂに続く、一実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図３Ｃに続く、一実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
一実施形態の変形例に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明に係る実施形態を説明する。実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
また、説明の便宜上、図面に示すように、ＸＹＺ直交座標系を採用する。Ｚ軸方向は、半導体装置の積層方向（厚さ方向）である。また、Ｚ軸方向のうち、ソース電極側を「上」ともいい、ドレイン電極側を「下」ともいう。ただし、この表現は便宜的なものであり、重力の方向とは無関係である。
【００１０】
また、以下の説明において、各導電形における不純物濃度の相対的な高低を表すために、ｎ
＋
、ｎ、ｎ
－
、および、ｐ
＋
、ｐ、ｐ
－
の表記を用いる場合がある。すなわち、ｎ
＋
はｎよりもｎ形不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ形不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形不純物濃度が相対的に低いことを示す。ｎ形、ｎ
＋
形およびｎ
－
形は特許請求の範囲における第１導電形の一例である。ｐ形、ｐ
＋
形およびｐ
－
形は特許請求の範囲における第２導電形の一例である。なお、以下の説明において、ｎ形とｐ形は反転されてもよい。つまり、第１導電形がｐ形であってもよい。
（【００１１】以降は省略されています）

関連特許