特許ウォッチ

公開番号2024132218
公報種別公開特許公報(A)
公開日2024-09-30
出願番号2023042910
出願日2023-03-17
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H01L 29/78 20060101AFI20240920BHJP(基本的電気素子)
要約【課題】チャネル長を維持し閾値電圧の低下を抑えつつ、オン抵抗を低減する。
【解決手段】本実施形態に係る半導体装置は、第1電極と、前記第1電極の上方に配置された第1導電形の第1半導体領域と、前記第1半導体領域の上に配置された第2導電形の第2半導体領域と、前記第2半導体領域の上に配置された第1導電形の第3半導体領域と、前記第1、第2および第3半導体領域中に配置された絶縁膜と、前記絶縁膜を介して前記第2半導体領域に隣接するように前記絶縁膜中に配置された第2電極とを備える。前記第2半導体領域は、前記絶縁膜に接し前記第2電極に対向する境界領域を含み、前記境界領域は、第2導電形の不純物濃度のピークを含む高濃度領域を有し、前記絶縁膜は、前記高濃度領域に接する第1領域と、前記境界領域のうち前記高濃度領域と異なる低濃度領域に接する第2領域と、を含み、前記第2領域の厚さは、前記第1領域の厚さよりも小さい。
【選択図】図1A
特許請求の範囲【請求項１】
第１電極と、
前記第１電極の上方に配置された第１導電形の第１半導体領域と、
前記第１半導体領域の上に配置された第２導電形の第２半導体領域と、
前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、
前記第１半導体領域、前記第２半導体領域および前記第３半導体領域中に配置された絶縁膜と、
前記絶縁膜を介して前記第２半導体領域に隣接するように前記絶縁膜中に配置された第２電極と、
前記第３半導体領域と電気的に接続する第３電極と、
を備え、
前記第２半導体領域は、前記絶縁膜に接し前記第２電極に対向する境界領域を含み、
前記第２半導体領域の前記境界領域は、第２導電形の不純物濃度のピークを含む高濃度領域を有し、
前記絶縁膜は、前記境界領域の前記高濃度領域に接する第１領域と、前記境界領域のうち前記高濃度領域と異なる低濃度領域に接する第２領域と、を含み、
前記第２領域の厚さは、前記第１領域の厚さよりも小さい
半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記高濃度領域は、前記不純物濃度が前記ピークにおける値の所定割合以上の領域である
請求項１に記載の半導体装置。
【請求項３】
前記絶縁膜の前記第２領域は、前記絶縁膜のうち、前記第２電極と前記第２半導体領域とに挟まれた部分から前記第１領域を除いた領域である
請求項１に記載の半導体装置。
【請求項４】
前記第２電極は、互いに離間して配置された第１部分電極および第２部分電極を有し、
前記第１部分電極は前記第１領域を介して前記高濃度領域と隣接し、前記第２部分電極は前記第２領域を介して前記低濃度領域と隣接する
請求項１に記載の半導体装置。
【請求項５】
前記第２電極の幅が一定であり、
前記高濃度領域が前記第２電極に対して後退している
請求項１に記載の半導体装置。
【請求項６】
前記第２電極の幅が一定であり、
前記絶縁膜は、ボウイング形状の断面を有するトレンチを充填している、
請求項１に記載の半導体装置。
【請求項７】
第１電極と、
前記第１電極の上方に配置された第１導電形の第１半導体領域と、
前記第１半導体領域の上に配置された第２導電形の第２半導体領域と、
前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、
前記第１半導体領域、前記第２半導体領域および前記第３半導体領域中に配置された絶縁膜と、
前記絶縁膜中に配置された第２電極と、
前記第３半導体領域と電気的に接続する第３電極と、
を備え、
前記第２半導体領域は、前記第１絶縁膜に接し前記第２電極に対向する境界領域を含み、
前記第２半導体領域の前記境界領域は、第２導電形の不純物濃度のピークを含む高濃度領域を有し、
前記絶縁膜は、前記境界領域の前記高濃度領域に接する第１領域と、前記境界領域の前記高濃度領域と異なる領域に接する第２領域と、を含み、
前記第１領域には、前記絶縁膜よりも誘電率が小さい低誘電率部が配置されている
半導体装置。
【請求項８】
前記第２電極の幅が一定であり、前記高濃度領域が前記第２電極に対して後退していない
請求項７に記載の半導体装置。
【請求項９】
前記第１電極と前記第１半導体領域との間に配置された第１導電形の第４半導体領域をさらに備え、
前記半導体装置は、縦型ＭＯＳＦＥＴとして構成されている
請求項１－８のいずれかに記載の半導体装置。
【請求項１０】
前記絶縁膜中において前記第２電極の下方に配置され、前記第３電極と電気的に接続された第４電極をさらに備える
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
半導体層に形成した溝にゲート電極を埋め込んだトレンチゲート構造を有する半導体装置が知られている。このような半導体装置において、チャネル抵抗はオン抵抗（Ｒｏｎ）に影響を与える主な要因の一つである。チャネル抵抗を低減するためには、閾値電圧Ｖｔｈを低下させる、または、ベース領域の長さ（チャネル長）を短くする等の設計上の工夫を行うことが考えられる。
【０００３】
しかしながら、閾値電圧Ｖｔｈを低下させる場合は、半導体装置の誤動作のリスクが増加する。また、チャネル長を短くする場合は、短チャネル効果を引き起こし半導体装置の信頼性が悪化する。
【先行技術文献】
【特許文献】
【０００４】
特開２００２－２９９６１９号公報
特開２０１２－２０４３７７号公報
特開２００３－１７６９６号公報
特開２０１８－５６４６３号公報
特開２０１２－２１６６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、チャネル長を維持し閾値電圧の低下を抑えつつ、オン抵抗を低減することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本実施形態に係る半導体装置は、第１電極と、前記第１電極の上方に配置された第１導電形の第１半導体領域と、前記第１半導体領域の上に配置された第２導電形の第２半導体領域と、前記第２半導体領域の上に配置された第１導電形の第３半導体領域と、前記第１半導体領域、前記第２半導体領域および前記第３半導体領域中に配置された絶縁膜と、前記絶縁膜を介して前記第２半導体領域に隣接するように前記絶縁膜中に配置された第２電極と、前記第３半導体領域と電気的に接続する第３電極と、を備える。前記第２半導体領域は、前記絶縁膜に接し前記第２電極に対向する境界領域を含み、前記境界領域は、第２導電形の不純物濃度のピークを含む高濃度領域を有し、前記絶縁膜は、前記高濃度領域に接する第１領域と、前記境界領域のうち前記高濃度領域と異なる低濃度領域に接する第２領域と、を含み、前記第２領域の厚さは、前記第１領域の厚さよりも小さい。
【図面の簡単な説明】
【０００７】
第１実施形態に係る半導体装置の断面図である。
第１実施形態に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
第１実施形態に係る半導体装置の、閾値電圧とオン抵抗との間の関係の一例を示す図である。
第１実施形態の変形例１に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
第１実施形態の変形例１に係る半導体装置の、閾値電圧とオン抵抗との間の関係の一例を示す図である。
第１実施形態の変形例２に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
第１実施形態の変形例２に係る半導体装置の、閾値電圧とオン抵抗との間の関係の一例を示す図である。
第１実施形態の変形例３に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
第１実施形態の変形例４に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
第１実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図６Ａに続く、第１実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図６Ｂに続く、第１実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図６Ｃに続く、第１実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図６Ｄに続く、第１実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図６Ｅに続く、第１実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図６Ｆに続く、第１実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
第２実施形態に係る半導体装置の断面図である。
第２実施形態に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
第２実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図８Ａに続く、第２実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図８Ｂに続く、第２実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図８Ｃに続く、第２実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
第３実施形態に係る半導体装置の断面図である。
第３実施形態に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
第３実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図１０Ａに続く、第３実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図１０Ｂに続く、第３実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図１０Ｃに続く、第３実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
図１０Ｄに続く、第３実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面図である。
第４実施形態に係る半導体装置の断面図である。
第４実施形態に係る半導体装置が備えるゲート絶縁膜の形状を説明する図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明に係る実施形態を説明する。実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
また、説明の便宜上、ＸＹＺ直交座標系を採用する。Ｚ軸方向は、半導体装置の積層方向（厚さ方向）である。また、Ｚ軸方向のうち、ソース電極側を「上」ともいい、ドレイン電極側を「下」ともいう。ただし、この表現は便宜的なものであり、重力の方向とは無関係である。
【００１０】
また、以下の説明において、各導電形における不純物濃度の相対的な高低を表すために、ｎ
＋
、ｎ、ｎ
－
、および、ｐ
＋
、ｐ、ｐ
－
の表記を用いる場合がある。すなわち、ｎ
＋
はｎよりもｎ形不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ形不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形不純物濃度が相対的に低いことを示す。ｎ形、ｎ
＋
形およびｎ
－
形は特許請求の範囲における第１導電形の一例である。ｐ形、ｐ
＋
形およびｐ
－
形は特許請求の範囲における第２導電形の一例である。なお、以下の説明において、ｎ形とｐ形は反転されてもよい。つまり、第１導電形がｐ形であってもよい。
（【００１１】以降は省略されています）

関連特許