特許ウォッチ

公開番号2024135369
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023046007
出願日2023-03-22
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H01L 29/78 20060101AFI20240927BHJP(基本的電気素子)
要約【課題】オン抵抗の増加を抑制しつつゲート絶縁膜の信頼性を向上させることが可能な半導体装置を提供する。
【解決手段】一実施形態に係る半導体装置は、第1方向に延びるゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜下で、第1方向に直交する第2方向に延びる第1導電形の第1半導体領域と、第1半導体領域を挟んで前記ゲート絶縁膜と対向する第1導電形の第2半導体領域と、を備える。第2半導体領域の第1導電形不純物濃度が、第1半導体領域の第1導電形不純物濃度よりも低い。
【選択図】図1
特許請求の範囲【請求項１】
第１方向に延びるゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜下で、前記第１方向に直交する第２方向に延びる第１導電形の第１半導体領域と、
前記第１半導体領域を挟んで前記ゲート絶縁膜と対向する第１導電形の第２半導体領域と、を備え、
前記第２半導体領域の第１導電形不純物濃度が、前記第１半導体領域の第１導電形不純物濃度よりも低い、半導体装置。
続きを表示（約 850 文字）【請求項２】
前記ゲート絶縁膜下で、前記第１半導体領域と前記第１方向に交互に設けられた第２導電形の第３半導体領域をさらに備える、請求項１に記載の半導体装置。
【請求項３】
前記第３半導体領域と前記第２方向に交互に設けられた第２導電形の第４半導体領域をさらに備え、
前記第４半導体領域の第２導電形不純物濃度は、前記第３半導体領域の第２導電形不純物濃度よりも高い、請求項２に記載の半導体装置。
【請求項４】
前記第２半導体領域が、前記第３半導体領域下にも設けられている、請求項２に記載の半導体装置。
【請求項５】
前記第２半導体領域が、前記ゲート電極に沿って前記第１方向に延びている、請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記第１半導体領域下および前記第３半導体領域下に設けられた第２導電形の第５半導体領域をさらに備え、
前記第２半導体領域が、前記第５半導体領域内に設けられている、請求項２に記載の半導体装置。
【請求項７】
前記第１半導体領域下および前記第３半導体領域下に設けられた前記第２導電形の第５半導体領域と、
前記第５半導体領域下に設けられた第２導電形の第６半導体領域と、をさらに備え、
前記第２半導体領域が、前記第５半導体領域から前記第６半導体領域まで延びている、請求項２に記載の半導体装置。
【請求項８】
前記ゲート絶縁膜と前記第１半導体領域との間に設けられた第２導電形の第３半導体領域をさらに備える、請求項１に記載の半導体装置。
【請求項９】
前記第３半導体領域下に設けられた前記第２半導体領域の厚さが、前記第１半導体領域下に設けられた前記第２半導体領域の厚さよりも大きい、請求項８に記載の半導体装置。
【請求項１０】
前記第１導電形がｐ形であり、前記第２導電形がｎ形である、請求項２に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のパワー半導体装置では、一方向に延びるトレンチ型のゲート電極の下側に、ｐ
＋
形半導体領域が部分的に設けられる構造がある。この構造によれば、ゲート電極を覆うゲート絶縁膜の電界を緩和することができる。
【０００３】
このような半導体装置では、ｐ
＋
形半導体領域が厚いとオン抵抗の増加を招く。しかし、ｐ
＋
形半導体領域が薄いと、寸法ばらつきが大きくなってゲート絶縁膜の信頼性が低下し得る。
【先行技術文献】
【特許文献】
【０００４】
特許第６４００５４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、オン抵抗の増加を抑制しつつゲート絶縁膜の信頼性を向上させることが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
一実施形態に係る半導体装置は、第１方向に延びるゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜下で、第１方向に直交する第２方向に延びる第１導電形の第１半導体領域と、第１半導体領域を挟んで前記ゲート絶縁膜と対向する第１導電形の第２半導体領域と、を備える。第２半導体領域の第１導電形不純物濃度が、第１半導体領域の第１導電形不純物濃度よりも低い。
【図面の簡単な説明】
【０００７】
第１実施形態に係る半導体装置を垂直方向に切断した断面図である。
図２は、第１実施形態に係る半導体装置を、図１とは異なる箇所で垂直方向に切断した断面図である。
図１に示す切断線Ａ－Ａおよび図２に示す切断線Ｃ－Ｃに沿った断面図である。
図１に示す切断線Ｂ－Ｂおよび図２に示す切断線Ｄ－Ｄに沿った断面図である。
p形半導体領域の形成工程を説明するための断面図である。
第１～第３電流拡散領域の形成工程を説明するための断面図である。
ｐ
＋
形半導体領域の形成工程を説明するための断面図である。
ｎ
－
形半導体領域の形成工程を説明するための断面図である。
第４電流拡散領域の形成工程を説明するための断面図である。
図９とは異なる切断箇所において、第４電流拡散領域の形成工程を説明するための断面図である。
ｐベース領域、ｎ
＋
ソース領域、ｐ
＋
コンタクト領域、およびトレンチの形成工程を説明するための断面図である。
図１１とは異なる切断箇所において、ｐベース領域、ｎ
＋
ソース領域、ｐ
＋
コンタクト領域、およびトレンチの形成工程を説明するための断面図である。
トレンチの側壁部にｐ
＋
形半導体領域を形成する工程を説明するための断面図である。
ゲート絶縁膜、ゲート電極、および層間絶縁膜を形成する工程を説明するための断面図である。
図１４とは異なる切断箇所において、ゲート絶縁膜、ゲート電極、および層間絶縁膜を形成する工程を説明するための断面図である。
第１変形例に係る半導体装置を垂直方向に切断した断面図である。
第１変形例に係る半導体装置を、図１６とは異なる箇所で垂直方向に切断した断面図である。
第２実施形態に係る半導体装置を垂直方向に切断した断面図である。
第２実施形態に係る半導体装置を、図１８とは異なる箇所で垂直方向に切断した断面図である。
第２変形例に係る半導体装置を垂直方向に切断した断面図である。
第２変形例に係る半導体装置を、図２０とは異なる箇所で垂直方向に切断した断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００９】
（第１実施形態）
図１は、第１実施形態に係る半導体装置を垂直方向に切断した断面図である。図２は、第１実施形態に係る半導体装置を、図１とは異なる箇所で垂直方向に切断した断面図である。図３は、図１に示す切断線Ａ－Ａおよび図２に示す切断線Ｃ－Ｃに沿った断面図である。図４は、図１に示す切断線Ｂ－Ｂおよび図２に示す切断線Ｄ－Ｄに沿った断面図である。なお、図１は、図３に示す切断線Ｅ－Ｅおよび図４に示す切断線Ｇ－Ｇに沿った断面図に相当する。また、図２は、図３に示す切断線Ｆ－Ｆおよび図４に示す切断線Ｈ－Ｈに沿った断面図に相当する。
【００１０】
本実施形態に係る半導体装置１は、トレンチゲート構造を有するＭＯＳＦＥＴである。この半導体装置１は、半導体部１０と、ゲート電極２０と、ドレイン電極３０と、ソース電極４０と、を備える。
（【００１１】以降は省略されています）

関連特許