特許ウォッチ

公開番号2024135184
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023045746
出願日2023-03-22
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H03K 17/16 20060101AFI20240927BHJP(基本電子回路)
要約【課題】損失及びノイズの発生を抑制された半導体装置を提供する。
【解決手段】一実施形態による半導体装置は、充電回路と、放電回路と、検出回路と、記憶回路と、を備える。充電回路は、第1信号及び第2信号に基づいて充電を行う。放電回路は、第3信号に基づいて放電を行う。検出回路は、電位の変化率の変化に基づいて変化するレベルを有する第4信号を出力する。記憶回路は、第5信号及び第4信号を受け取り、第4信号の1回目のエッジに基づいて第5信号のレベルを記憶し、第4信号の2回目のエッジに基づいて、記憶されているレベルに基づく第2信号を出力する。
【選択図】図3

特許請求の範囲【請求項１】
第１信号及び第２信号に基づいて充電を行う充電回路と、
第３信号に基づいて放電を行う放電回路と、
電位の変化率の変化に基づいて変化するレベルを有する第４信号を出力する検出回路と、
第５信号及び前記第４信号を受け取り、前記第４信号の１回目のエッジに基づいて前記第５信号のレベルを記憶し、前記第４信号の２回目のエッジに基づいて、前記記憶されている前記レベルに基づく前記第２信号を出力する記憶回路と、
を備える半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記記憶回路は、前記記憶されているレベルの反対のレベルを有する前記第２信号を前記第４信号の前記２回目のエッジから出力し続けるシフトレジスタを備える、
請求項１に記載の半導体装置。
【請求項３】
前記シフトレジスタは、
前記第５信号及び前記第４信号を受け取り、前記第４信号のエッジのときの前記第５信号のレベルを有する第６信号を出力する第１フリップフロップ回路と、
前記第６信号及び前記第４信号を受け取り、前記第４信号のエッジのときの前記第６信号のレベルの反対のレベルを有する信号を前記第２信号として出力する第２フリップフロップ回路と、
を備える、
請求項２に記載の半導体装置。
【請求項４】
第１ノードをさらに備え、
前記充電回路は、前記第１ノードを充電し、
前記放電回路は、前記第１ノードを放電し、
前記電位は、前記第１ノードの電位である、
請求項１に記載の半導体装置。
【請求項５】
前記検出回路は、
前記第１ノードと接続された入力を有するハイパスフィルタと、
非反転入力において前記ハイパスフィルタの出力を受け取り、反転入力において第１電圧を受け取り、前記第４信号を出力するコンパレータと、
を含む、
請求項４に記載の半導体装置。
【請求項６】
前記充電回路は、
第２ノードと前記第１ノードとの間に直列接続された第１回路及び第１スイッチ回路と、
前記第２ノードと前記第１ノードとの間に接続された第１トランジスタと、
を含み、
前記第１スイッチ回路は、前記第１信号を受け取り、
前記第１トランジスタは、前記第２信号を受け取るゲートを有する、
請求項４又は５に記載の半導体装置。
【請求項７】
前記放電回路は、前記第１ノードと第３ノードとの間に直列接続された第２回路及び第２スイッチ回路を含み、
前記第２スイッチ回路は、前記第３信号を受け取る、
請求項６に記載の半導体装置。
【請求項８】
前記第３信号は、前記第１信号のレベルと反対のレベルを有する、
請求項７に記載の半導体装置。
【請求項９】
前記第１回路は、定電流回路を備え、
前記第２回路は、定電流回路を備える、
請求項７に記載の半導体装置。
【請求項１０】
前記第１回路は、抵抗素子を備え、
前記第２回路は、抵抗素子を備える、
請求項７に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
大電流が流れる負荷を駆動するスイッチ回路として、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が知られている。このようなトランジスタのゲートは駆動回路によって駆動され得る。駆動により、トランジスタはオンとオフとの間を切り替わる。駆動回路は、駆動回路及びスイッチ回路での損失並びにノイズの発生を抑制できることが望ましい。
【先行技術文献】
【特許文献】
【０００３】
特開２００１－４５７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
損失及びノイズの発生を抑制された半導体装置を提供しようとするものである。
【課題を解決するための手段】
【０００５】
一実施形態による半導体装置は、充電回路と、放電回路と、検出回路と、記憶回路と、を備える。上記充電回路は、第１信号及び第２信号に基づいて充電を行う。上記放電回路は、第３信号に基づいて放電を行う。上記検出回路は、電位の変化率の変化に基づいて変化するレベルを有する第４信号を出力する。上記記憶回路は、第５信号及び上記第４信号を受け取り、上記第４信号の１回目のエッジに基づいて上記第５信号のレベルを記憶し、上記第４信号の２回目のエッジに基づいて、上記記憶されている上記レベルに基づく上記第２信号を出力する。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態の半導体装置を含んだシステムの機能ブロックを示す。
図２は、第１実施形態の半導体装置の機能ブロックを示す。
図３は、第１実施形態の半導体装置を含んだシステムの回路図である。
図４は、第１実施形態の半導体装置の幾つかのノードの電位及び信号を時間に沿って示す。
図５は、第１の参考用の半導体装置及び第１実施形態の半導体装置の幾つかのノードの電位を時間に沿って示す。
【発明を実施するための形態】
【０００７】
以下に実施形態が図面を参照して記述される。本明細書及び特許請求の範囲において、或る第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時或いは選択的に導電性となる要素を介して第２要素に接続されていることを含む。
【０００８】
１．第１実施形態
１．１．構成（構造）
図１は、第１実施形態の半導体装置１を含んだシステムの機能ブロックを示す。図１に示されるように、システム１００は、半導体装置１、スイッチ回路２、及び負荷回路３を含む。
【０００９】
半導体装置１は、半導体を含んだ装置である。半導体装置１は、半導体に形成された素子を含み、駆動回路として機能する。半導体装置１は、例えば、半導体チップとして、又は半導体チップ及び外部接続端子を含んだパッケージの形態として実現されることが可能である。半導体装置１は、デジタルの駆動信号φ１及びφ２を受け取る。半導体装置１は、スイッチ回路２と接続されている。半導体装置１は、駆動信号φ１及びφ２に基づいて、スイッチ回路２を制御する。一例において、駆動信号φ１及びφ２は、相補であり、すなわち、互いに反対の論理レベルを有する。
【００１０】
スイッチ回路２は、スイッチ回路２中の或る２つのノードを電気的に接続及び切断する。スイッチ回路２は、半導体装置１の制御により動作する。
（【００１１】以降は省略されています）

関連特許