特許ウォッチ

公開番号2024137536
公報種別公開特許公報(A)
公開日2024-10-07
出願番号2023049091
出願日2023-03-24
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H01L 29/78 20060101AFI20240927BHJP(基本的電気素子)
要約【課題】寄生抵抗を低減できる半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第1の面と第2の面とを有する炭化珪素層と、第1の面の側の第1及び第2のゲート電極と、第1導電形の第1の炭化珪素領域と、第1の炭化珪素領域と第1の面との間の第2導電形の第2の炭化珪素領域と、第2の炭化珪素領域と第1の面との間の第2導電形の第3の炭化珪素領域と、第3の炭化珪素領域と第1の面との間の第1導電形の第4の炭化珪素領域と、第1の面の側の第1の電極と、第2の面の側の第2の電極とを備える。第1の電極は、第1のゲート電極と第2のゲート電極との間の第1の部分を含み、第1の部分は、第4の炭化珪素領域に接する第1の接触面と、第4の炭化珪素領域に接する第2の接触面と、第4の炭化珪素領域及び第3の炭化珪素領域に接する第3の接触面と、第3の炭化珪素領域に接する第4の接触面とを、有する。
【選択図】図1
特許請求の範囲【請求項１】
第１の面と前記第１の面と対向する第２の面とを有する炭化珪素層と、
前記炭化珪素層の前記第１の面の側に設けられた第１のゲート電極と、
前記炭化珪素層の前記第１の面の側に設けられた第２のゲート電極と、
前記炭化珪素層の中に設けられ、前記第１の面に接する第１の領域を有し、前記第１の領域は前記第１のゲート電極と対向する第１導電形の第１の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第２の領域を有し、前記第２の領域は前記第１のゲート電極と対向する第２導電形の第２の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第３の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第３の炭化珪素領域と前記第１の面との間に設けられた第１導電形の第４の炭化珪素領域と、
前記第１のゲート電極と前記第２の領域との間に設けられた第１のゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に設けられた第１の電極であって、
前記第１のゲート電極と前記第２のゲート電極との間に設けられた第１の部分を含み、
前記第１の部分は、前記炭化珪素層に接し前記第１の面と交差する第１の接触面と、前記炭化珪素層に接し前記第１の接触面と交差する第２の接触面と、前記炭化珪素層に接し前記第２の接触面と交差する第３の接触面と、前記炭化珪素層に接し前記第３の接触面と交差する第４の接触面と、を有し、
前記第１の接触面は、前記第４の炭化珪素領域に接し、前記第２の領域と対向し、
前記第２の接触面は、前記第４の炭化珪素領域に接し、前記第２の面と対向し、
前記第３の接触面は、前記第４の炭化珪素領域及び前記第３の炭化珪素領域に接し、
前記第４の接触面は、前記第３の炭化珪素領域に接し、前記第２の面と対向する、第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
を備える半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１の面から前記第２の接触面までの前記第１の面から前記第２の面に向かう第１の方向の距離は、前記第４の炭化珪素領域の前記第１の方向の深さの３分の１以上である、請求項１記載の半導体装置。
【請求項３】
前記第１の面から前記第２の接触面までの、前記第１の面から前記第２の面に向かう第１の方向の距離は５０ｎｍ以上である、請求項１記載の半導体装置。
【請求項４】
前記第３の接触面と前記第４の炭化珪素領域とが接する部分の、前記第１の面から前記第２の面に向かう第１の方向の長さは、
前記第３の接触面と前記第３の炭化珪素領域とが接する部分の、前記第１の方向の長さよりも長い、請求項１記載の半導体装置。
【請求項５】
前記第１の部分は、前記第１の接触面、前記第２の接触面、前記第３の接触面、及び、前記第４の接触面を有するシリサイド領域を含む、請求項１記載の半導体装置。
【請求項６】
前記シリサイド領域はニッケルシリサイドを含む、請求項５記載の半導体装置。
【請求項７】
前記第１の面から前記第４の接触面までの、前記第１の面から前記第２の面に向かう第１の方向の距離は１５０ｎｍ以上である、請求項１記載の半導体装置。
【請求項８】
前記第１のゲート電極及び前記第２のゲート電極は、前記第１の面に平行な第３の方向に延び、
前記第１の電極は、前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分の前記第３の方向に位置する第２の部分を、更に含み、
前記第１の部分と前記第２の部分との間に前記第４の炭化珪素領域が設けられ、
前記第１の部分は、前記炭化珪素層に接し前記第４の接触面と交差する第５の接触面を更に有し、
前記第２の部分は、前記炭化珪素層に接する第６の接触面と、前記炭化珪素層に接し前記第６の接触面と交差する第７の接触面と、を有し、
前記第５の接触面は、前記第４の炭化珪素領域及び前記第３の炭化珪素領域に接し、
前記第６の接触面は、前記第４の炭化珪素領域及び前記第３の炭化珪素領域に接し、前記第５の接触面と対向し、
前記第７の接触面は、前記第３の炭化珪素領域に接し、前記第２の面と対向する、請求項１記載の半導体装置。
【請求項９】
前記第１の部分に接する前記第３の炭化珪素領域と、前記第２の部分に接する前記第３の炭化珪素領域は、前記第３の方向において連続する、請求項８記載の半導体装置。
【請求項１０】
前記第１の電極は、前記第１のゲート電極と前記第２のゲート電極との間に設けられ、前記第１の部分と前記第２の部分との間に位置する第３の部分を、更に含み、
前記第３の部分は、前記炭化珪素層に接する第８の接触面を有し、
前記第８の接触面は、前記第４の炭化珪素領域に接し、前記第２の面と対向する、請求項８記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
半導体デバイス用の材料として炭化珪素がある。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を実現することができる。
【０００３】
炭化珪素を用いたＭＯＳＦＥＴの性能を向上させるために、オン抵抗を低減することが期待される。ＭＯＳＦＥＴのオン抵抗を低減するために、ＭＯＳＦＥＴの寄生抵抗を低減することが考えられる。ＭＯＳＦＥＴの寄生抵抗は、例えば、ソース領域の電気抵抗や、ソース電極とソース領域との間のコンタクト抵抗である。
【先行技術文献】
【特許文献】
【０００４】
特開２０１７－１６８６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、寄生抵抗を低減できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１の面と前記第１の面と対向する第２の面とを有する炭化珪素層と、前記炭化珪素層の前記第１の面の側に設けられた第１のゲート電極と、前記炭化珪素層の前記第１の面の側に設けられた第２のゲート電極と、前記炭化珪素層の中に設けられ、前記第１の面に接する第１の領域を有し、前記第１の領域は前記第１のゲート電極と対向する第１導電形の第１の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第１の面に接する第２の領域を有し、前記第２の領域は前記第１のゲート電極と対向する第２導電形の第２の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第３の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第３の炭化珪素領域と前記第１の面との間に設けられた第１導電形の第４の炭化珪素領域と、前記第１のゲート電極と前記第２の領域との間に設けられた第１のゲート絶縁層と、前記炭化珪素層の前記第１の面の側に設けられた第１の電極であって、前記第１のゲート電極と前記第２のゲート電極との間に設けられた第１の部分を含み、前記第１の部分は、前記炭化珪素層に接し前記第１の面と交差する第１の接触面と、前記炭化珪素層に接し前記第１の接触面と交差する第２の接触面と、前記炭化珪素層に接し前記第２の接触面と交差する第３の接触面と、前記炭化珪素層に接し前記第３の接触面と交差する第４の接触面と、を有し、前記第１の接触面は、前記第４の炭化珪素領域に接し、前記第２の領域と対向し、前記第２の接触面は、前記第４の炭化珪素領域に接し、前記第２の面と対向し、前記第３の接触面は、前記第４の炭化珪素領域及び前記第３の炭化珪素領域に接し、前記第４の接触面は、前記第３の炭化珪素領域に接し、前記第２の面と対向する、第１の電極と、前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、を備える。
【図面の簡単な説明】
【０００７】
第１の実施形態の半導体装置の模式断面図。
第１の実施形態の模式上面図。
第１の実施形態の半導体装置の模式断面図。
第１の実施形態の半導体装置の拡大模式断面図。
第１の比較例の半導体装置の拡大模式断面図。
第２の比較例の半導体装置の拡大模式断面図。
第２の実施形態の半導体装置の模式断面図。
第２の実施形態の模式上面図。
第２の実施形態の半導体装置の模式断面図。
第２の実施形態の半導体装置の模式断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。
【０００９】
また、以下の説明において、ｎ
＋
、ｎ、ｎ
－
及び、ｐ
＋
、ｐ、ｐ
－
の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわちｎ
＋
はｎよりもｎ形不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ形不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形不純物濃度が相対的に低いことを示す。なお、ｎ
＋
形、ｎ
－
形を単にｎ形、ｐ
＋
形、ｐ
－
形を単にｐ形と記載する場合もある。
【００１０】
実施形態の半導体装置の構成要素の厚さ、幅、間隔、深さなどの距離は、例えば、ＳＥＭ（ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）又はＴＥＭ（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）から得られる画像から求めることが可能である。
（【００１１】以降は省略されています）

関連特許