特許ウォッチ

公開番号2024130803
公報種別公開特許公報(A)
公開日2024-09-30
出願番号2023040708
出願日2023-03-15
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 29/78 20060101AFI20240920BHJP(基本的電気素子)
要約【課題】信頼性が高い半導体装置を提供する。
【解決手段】半導体装置は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた第1導電型の第1半導体層と、前記第1半導体層内に設けられ、絶縁体の一部を介して前記第1半導体層と対向した第3電極と、前記第1半導体層と前記第2電極との間に設けられ、前記第1電極側に位置する下面を有し、前記第2電極と電気的に接続された第2導電型の第2半導体層と、前記第2半導体層から前記第1電極側に延出し、前記第1電極側に位置する下端が前記第2半導体層の前記下面よりも前記第1電極側に位置し、前記絶縁体から離隔し、第2導電型である第3半導体層と、前記第2半導体層に前記絶縁体の他の一部を介して対向した第4電極と、前記第2半導体層と前記第2電極との間に設けられ、前記第2電極と電気的に接続された第1導電型の第4半導体層と、を備える。
【選択図】図2

特許請求の範囲【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた第１導電型の第１半導体層と、
前記第１半導体層内に設けられ、絶縁体の一部を介して前記第１半導体層と対向した第３電極と、
前記第１半導体層と前記第２電極との間に設けられ、前記第１電極側に位置する下面を有し、前記第２電極と電気的に接続された第２導電型の第２半導体層と、
前記第２半導体層から前記第１電極側に延出し、前記第１電極側に位置する下端が前記第２半導体層の前記下面よりも前記第１電極側に位置し、前記絶縁体から離隔し、第２導電型である第３半導体層と、
前記第２半導体層に前記絶縁体の他の一部を介して対向した第４電極と、
前記第２半導体層と前記第２電極との間に設けられ、前記第２電極と電気的に接続された第１導電型の第４半導体層と、
を備えた半導体装置。
続きを表示（約 730 文字）【請求項２】
前記第３半導体層は、前記第３電極における前記第２電極側に位置する上端よりも前記第２電極側に位置した請求項１に記載の半導体装置。
【請求項３】
前記第３半導体層の下端は、前記第４電極の前記第１電極側に位置する下端よりも前記第１電極側に位置する請求項１に記載の半導体装置。
【請求項４】
前記第３半導体層のキャリア濃度は、前記第２半導体層のキャリア濃度よりも高い請求項１に記載の半導体装置。
【請求項５】
前記第２電極から前記第１電極へ向かう方向に延出し、前記第４半導体層及び前記第２半導体層に接した第５電極をさらに備えた請求項１～４のいずれか１つに記載の半導体装置。
【請求項６】
前記第５電極の前記第１電極側に位置する下端は、前記第２半導体層の前記下面よりも前記第１電極側に位置し、前記第３半導体層に接した請求項５に記載の半導体装置。
【請求項７】
前記第５電極は、前記第４電極が延びる第１方向に延びている請求項５に記載の半導体装置。
【請求項８】
前記第３半導体層は前記第１方向に延びる請求項７に記載の半導体装置。
【請求項９】
前記第５電極は、
前記第４電極が延びる第１方向に延びた基幹部と、
前記基幹部から前記第１電極側に突出した複数の突出部と、
を有し、
前記複数の突出部は、前記第１方向に沿って配列されている請求項５に記載の半導体装置。
【請求項１０】
前記第３半導体層は複数設けられており、
各前記第３半導体層は、各前記突出部を覆う請求項９に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
電力制御用の半導体装置においては、アバランシェ降伏が発生したときに、寄生ｎｐｎバイポーラトランジスタが導通し、二次降伏が発生する場合がある。これにより、半導体装置が破壊される可能性がある。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－０３８２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態の目的は、信頼性が高い半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた第１導電型の第１半導体層と、前記第１半導体層内に設けられ、絶縁体の一部を介して前記第１半導体層と対向した第３電極と、前記第１半導体層と前記第２電極との間に設けられ、前記第１電極側に位置する下面を有し、前記第２電極と電気的に接続された第２導電型の第２半導体層と、前記第２半導体層から前記第１電極側に延出し、前記第１電極側に位置する下端が前記第２半導体層の前記下面よりも前記第１電極側に位置し、前記絶縁体から離隔し、第２導電型である第３半導体層と、前記第２半導体層に前記絶縁体の他の一部を介して対向した第４電極と、前記第２半導体層と前記第２電極との間に設けられ、前記第２電極と電気的に接続された第１導電型の第４半導体層と、を備える。
【図面の簡単な説明】
【０００６】
図１は、第１の実施形態に係る半導体装置を示す断面図である。
図２は、図１に示すＡ－Ａ’線による断面図である。
図３は、第１の実施形態に係る半導体装置の動作を示す断面図である。
図４は、比較例に係る半導体装置の動作を示す断面図である。
図５は、第２の実施形態に係る半導体装置を示す断面図である。
図６は、図５に示すＤ－Ｄ’線による断面図である。
図７は、図５に示すＥ－Ｅ’線による断面図である。
図８は、第２の実施形態に係る半導体装置のトレンチコンタクトを示す斜視図である。
図９は、第２の実施形態の第１の変形例に係る半導体装置を示す断面図である。
図１０は、第２の実施形態の第２の変形例に係る半導体装置を示す断面図である。
図１１（ａ）及び（ｂ）は、試験例において想定した半導体装置、各距離及び各変数を示す図であり、（ｃ）は各容量を示す図である。
図１２（ａ）及び（ｂ）は、アバランシェ崩壊が生じたときの正孔電流の電流密度を示す図である。
図１３は、横軸にＺ方向における位置をとり、縦軸に電界強度をとって、半導体部分内の電界強度分布を示す図である。
図１４は、横軸に距離Ｄをとり、縦軸に耐圧をとって、トレンチコンタクトの下端の位置が耐圧に及ぼす影響を示すグラフである。
図１５は、横軸に距離Ｄをとり、縦軸に出力容量Ｃｏｓｓをとって、トレンチコンタクトの下端の位置が出力容量Ｃｏｓｓに及ぼす影響を示すグラフである。
図１６は、横軸に距離Ｄをとり、縦軸に帰還容量Ｃｒｓｓをとって、トレンチコンタクトの下端の位置が帰還容量Ｃｒｓｓに及ぼす影響を示すグラフである。
図１７は、横軸に距離Ｄをとり、縦軸に出力電荷量Ｑｏｓｓをとって、トレンチコンタクトの下端の位置が出力電荷量Ｑｏｓｓに及ぼす影響を示すグラフである。
【発明を実施するための形態】
【０００７】
＜第１の実施形態＞
図１は、本実施形態に係る半導体装置を示す断面図である。
図２は、図１に示すＡ－Ａ’線による断面図である。
図１は、図２に示すＢ－Ｂ’線による断面に相当する。
【０００８】
本実施形態に係る半導体装置は、電力制御用の縦型の半導体装置であり、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）である。なお、本発明に係る半導体装置はこれには限定されず、例えば、ＩＧＢＴ（insulated gate bipolar transistor：絶縁ゲートバイポーラトランジスタ）であってもよい。本実施形態においては、ＭＯＳＦＥＴを例に挙げて説明する。
【０００９】
図１及び図２に示すように、本実施形態に係る半導体装置１においては、ドレイン電極１１（第１電極）、半導体部分２０、絶縁体３０、フィールドプレート電極１２（第４電極、以下、「ＦＰ電極１２」という）、ゲート電極１３（第３電極）、絶縁膜３６、ソース電極１４（第２電極）、及び、トレンチコンタクト１５（第５電極）が設けられている。
【００１０】
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。ドレイン電極１１からソース電極１４に向かう方向を「Ｚ方向」とし、ゲート電極１３が延びる方向を「Ｙ方向」とし、Ｚ方向およびＹ方向に対して直交する方向を「Ｘ方向」とする。また、Ｚ方向のうち、ドレイン電極１１からソース電極１４に向かう方向を「上」ともいい、その逆方向を「下」ともいうが、この表現も便宜的なものであり、重力の方向とは無関係である。
（【００１１】以降は省略されています）

関連特許