特許ウォッチ

公開番号2024132527
公報種別公開特許公報(A)
公開日2024-10-01
出願番号2023043325
出願日2023-03-17
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 29/06 20060101AFI20240920BHJP(基本的電気素子)
要約【課題】終端領域における破壊を抑制することが可能な半導体装置を提供すること。
【解決手段】半導体装置は、第1面と、第2面と、第1方向において第1面及び第2面の反対側に位置する第3面と、側面とを有し、第2面は、第1方向に直交する方向において第1面と側面との間に位置するとともに、第1面よりも第3面側に窪んだ位置にある炭化シリコン層と、第1面に設けられた第1電極と、第3面に設けられた第2電極と、第1面と第3面との間における炭化シリコン層内に設けられたゲート電極と、ゲート電極と炭化シリコン層との間に設けられたゲート絶縁膜と、第2面上に設けられ、第1面と第2面との間の第1方向の高さの差よりも厚い層間絶縁膜と、層間絶縁膜内に設けられ、層間絶縁膜よりも抵抗率が低いフィールドプレートとを備える。
【選択図】図2
特許請求の範囲【請求項１】
第１面と、第２面と、第１方向において前記第１面及び前記第２面の反対側に位置する第３面と、側面とを有する炭化シリコン層であって、前記第２面は、前記第１方向に直交する方向において前記第１面と前記側面との間に位置するとともに、前記第１面よりも前記第３面側に窪んだ位置にある、前記炭化シリコン層と、
前記第１面に設けられた第１電極と、
前記第３面に設けられた第２電極と、
前記第１面と前記第３面との間における前記炭化シリコン層内に設けられたゲート電極と、
前記ゲート電極と前記炭化シリコン層との間に設けられたゲート絶縁膜と、
前記第２面上に設けられ、前記第１面と前記第２面との間の前記第１方向の高さの差よりも厚い層間絶縁膜と、
前記層間絶縁膜内に設けられ、前記層間絶縁膜よりも抵抗率が低いフィールドプレートと、
を備えた半導体装置。
続きを表示（約 670 文字）【請求項２】
前記フィールドプレートは、前記第２面から前記第１面の高さまでの範囲内に位置する請求項１に記載の半導体装置。
【請求項３】
前記炭化シリコン層は、
前記第１面と前記第３面との間、及び前記第２面と前記第３面との間に連続して設けられた第１導電型の第１層と、
前記第１層上に設けられ、前記ゲート絶縁膜を介して前記ゲート電極の側面に対向する第２導電型の第２層と、
前記第２層上に設けられ、前記第１層よりも第１導電型不純物濃度が高く、前記第１電極と電気的に接続された第１導電型の第３層と、
前記第１層と前記第２電極との間に設けられ、前記第２電極と電気的に接続された第４層と、
前記第１層内において前記ゲート電極の下に位置し、前記ゲート電極の底面に設けられた前記ゲート絶縁膜に接する第２導電型の第５層と、
を有する請求項１または２に記載の半導体装置。
【請求項４】
前記炭化シリコン層は、前記第１層内において前記第２面の下に位置し、前記第１方向において前記第５層と同じ高さに位置する第２導電型の第６層をさらに有する請求項３に記載の半導体装置。
【請求項５】
前記第６層は、複数のガードリング層を含む請求項４に記載の半導体装置。
【請求項６】
前記第６層は、前記側面に近い側の第２導電型不純物濃度が前記ゲート電極に近い側の第２導電型不純物濃度よりも低くなる第２導電型不純物の濃度勾配を有する請求項４に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
炭化シリコン（ＳｉＣ）を用いたパワーデバイスの開発が進められている。ＳｉＣデバイスには、シリコンデバイスとは異なる視点による開発へのアプローチが求められる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－３７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、終端領域における破壊を抑制することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、半導体装置は、第１面と、第２面と、第１方向において前記第１面及び前記第２面の反対側に位置する第３面と、側面とを有する炭化シリコン層であって、前記第２面は、前記第１方向に直交する方向において前記第１面と前記側面との間に位置するとともに、前記第１面よりも前記第３面側に窪んだ位置にある、前記炭化シリコン層と、前記第１面に設けられた第１電極と、前記第３面に設けられた第２電極と、前記第１面と前記第３面との間における前記炭化シリコン層内に設けられたゲート電極と、前記ゲート電極と前記炭化シリコン層との間に設けられたゲート絶縁膜と、前記第２面上に設けられ、前記第１面と前記第２面との間の前記第１方向の高さの差よりも厚い層間絶縁膜と、前記層間絶縁膜内に設けられ、前記層間絶縁膜よりも抵抗率が低いフィールドプレートと、を備える。
【図面の簡単な説明】
【０００６】
実施形態の半導体装置の模式平面図である。
図１におけるＡ－Ａ断面図である。
実施形態の変形例による半導体装置の模式断面図である。
実施形態の半導体装置の製造方法を示す模式断面図である。
実施形態の半導体装置の製造方法を示す模式断面図である。
実施形態の半導体装置の製造方法を示す模式断面図である。
実施形態の半導体装置の製造方法を示す模式断面図である。
実施形態の半導体装置の製造方法を示す模式断面図である。
実施形態の半導体装置の製造方法を示す模式断面図である。
実施形態の半導体装置の製造方法を示す模式断面図である。
実施形態の半導体装置の製造方法を示す模式断面図である。
実施形態の半導体装置の製造方法を示す模式断面図である。
実施形態の半導体装置の製造方法を示す模式断面図である。
実施形態の半導体装置の製造方法を示す模式断面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ構成には同じ符号を付している。以下の実施形態では第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。
【０００８】
図２に示すように、実施形態の半導体装置１は、炭化シリコン層１０を備える。炭化シリコン層１０は、第１面１０１と、第２面１０２と、第３面１０３と、側面１０４とを有する。第３面１０３は、第１方向Ｚにおいて第１面１０１及び第２面１０２の反対側に位置する。第１方向Ｚは、第１面１０１と第３面１０３とを最短距離で結ぶ方向、または第２面１０２と第３面１０３とを最短距離で結ぶ方向である。第１方向Ｚに直交する２方向を第２方向Ｘ及び第３方向Ｙとする。第２方向Ｘ及び第３方向Ｙは互いに直交する。
【０００９】
第２面１０２は、第１方向Ｚに直交する方向において第１面１０１と側面１０４との間に位置するとともに、第１面１０１よりも第３面１０３側に窪んだ位置にある。すなわち、第１面１０１と第２面１０２との間に段差が形成されている。第１面１０１と第２面１０２との間の段差を、図２においてＨで表す。また、この段差Ｈは、第１面１０１と第２面１０２との間の第１方向Ｚにおける高さの差でもある。
【００１０】
図１に示すように、平面視において、第２面１０２は第１面１０１を連続して囲んでいる。また、本明細書において、第２面１０２が設けられた領域を半導体装置１の終端領域ＴＲとする。終端領域ＴＲの内側において、炭化シリコン層１０はメサ形状に形成されている。
（【００１１】以降は省略されています）

関連特許