特許ウォッチ

公開番号2024132737
公報種別公開特許公報(A)
公開日2024-10-01
出願番号2023043639
出願日2023-03-17
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H01L 21/336 20060101AFI20240920BHJP(基本的電気素子)
要約【課題】オン抵抗と出力電荷量との積を低減できる半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第1の面と第2の面とを有する炭化珪素層と、炭化珪素層の中の第1導電形の第1の炭化珪素領域と、第1の炭化珪素領域と第1の面との間の第2導電形の第2の炭化珪素領域と、第2の炭化珪素領域と第1の面との間の第1導電形の第3の炭化珪素領域と、第2の炭化珪素領域と対向するゲート電極と、ゲート絶縁層と、を備える。第1の炭化珪素領域は、第1の領域と、第1の領域と第2の炭化珪素領域との間の複数の第2の領域と、第1の領域と第2の炭化珪素領域との間の複数の第3の領域と、を含み、第2の領域と第3の領域は第1の面に平行な第1の方向に交互に設けられ、第2の領域の第1導電形不純物濃度は、第1の領域の第1導電形不純物濃度及び第3の領域の第1導電形不純物濃度よりも高い。
【選択図】図1
特許請求の範囲【請求項１】
第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
前記炭化珪素層の前記第１の面の側に設けられた第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
前記炭化珪素層の中に設けられた第１導電形の第１の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第１の炭化珪素領域と前記第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１の電極と接する第１導電形の第３の炭化珪素領域と、
前記炭化珪素層の前記第１の面の側に設けられ、前記第２の炭化珪素領域と対向するゲート電極と、
前記ゲート電極と前記第２の炭化珪素領域との間に設けられたゲート絶縁層と、
を備え、
前記第１の炭化珪素領域は、
第１の領域と、
前記第１の領域と前記第２の炭化珪素領域との間に設けられ、前記第２の炭化珪素領域に接する複数の第２の領域と、
前記第１の領域と前記第２の炭化珪素領域との間に設けられ、前記第２の炭化珪素領域に接する複数の第３の領域と、を含み、
前記第２の領域と前記第３の領域は前記第１の面に平行な第１の方向に交互に設けられ、
前記第２の領域の第１導電形不純物濃度は、前記第１の領域の第１導電形不純物濃度及び前記第３の領域の第１導電形不純物濃度よりも高い、半導体装置。
続きを表示（約 1,600 文字）【請求項２】
前記第２の炭化珪素領域は、前記第１の方向に延びる、請求項１記載の半導体装置。
【請求項３】
前記ゲート電極は、前記第１の方向に延びる、請求項１記載の半導体装置。
【請求項４】
前記第２の領域の前記第１の方向の長さは、前記第３の領域の前記第１の方向の長さより長い、請求項１記載の半導体装置。
【請求項５】
前記第２の領域の前記第１の方向の長さと前記第３の領域の前記第１の方向の長さの和は、前記第２の炭化珪素領域の前記第１の方向に垂直で前記第１の面に平行な第２の方向の長さの０．５倍以上２倍以下である、請求項１記載の半導体装置。
【請求項６】
前記第３の領域の第１導電形不純物濃度は、前記第１の領域の第１導電形不純物濃度よりも高い、請求項１記載の半導体装置。
【請求項７】
前記炭化珪素層の中に設けられ、前記第１の炭化珪素領域と前記第１の面との間に設けられ、前記第２の炭化珪素領域と離隔する第２導電形の第４の炭化珪素領域を、更に備え、
前記ゲート電極は、前記第４の炭化珪素領域と対向し、
前記ゲート絶縁層は、前記ゲート電極と前記第４の炭化珪素領域との間に設けられ、
前記第１の炭化珪素領域は、
前記第１の領域と前記第４の炭化珪素領域との間に設けられ、前記第４の炭化珪素領域に接する複数の第４の領域と、
前記第１の領域と前記第４の炭化珪素領域との間に設けられ、前記第４の炭化珪素領域に接する複数の第５の領域と、を更に含み、
前記第４の領域と前記第５の領域は前記第１の方向に交互に設けられ、
前記第４の領域の第１導電形不純物濃度は、前記第１の領域の第１導電形不純物濃度及び前記第５の領域の第１導電形不純物濃度よりも高い、請求項１記載の半導体装置。
【請求項８】
前記第１の炭化珪素領域は前記第１の面及び前記第２の炭化珪素領域に接する第１の部分を有し、
前記第１の電極は、前記第１の部分に接する、請求項１記載の半導体装置。
【請求項９】
第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、
前記炭化珪素層の前記第１の面の側に設けられた第１の電極と、
前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、
前記炭化珪素層の中に設けられた第１導電形の第１の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第１の炭化珪素領域と前記第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、
前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１の電極と接する第１導電形の第３の炭化珪素領域と、
前記炭化珪素層の中に設けられ、ゲート絶縁層を介して前記第２の炭化珪素領域と対向するゲート電極と、
を備え、
前記第１の炭化珪素領域は、
第１の領域と、
前記第１の領域と前記第２の炭化珪素領域との間に設けられ、前記第２の炭化珪素領域に接する複数の第２の領域と、
前記第１の領域と前記第２の炭化珪素領域との間に設けられ、前記第２の炭化珪素領域に接する複数の第３の領域と、を含み、
前記第２の領域と前記第３の領域は前記第１の面に平行な第１の方向に交互に設けられ、
前記第２の領域の第１導電形不純物濃度は、前記第１の領域の第１導電形不純物濃度及び前記第３の領域の第１導電形不純物濃度よりも高い、半導体装置。
【請求項１０】
前記第２の炭化珪素領域は、前記第１の方向に延びる、請求項９記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
半導体デバイス用の材料として炭化珪素がある。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を実現することができる。
【０００３】
炭化珪素を用いたＭＯＳＦＥＴは、性能を向上させるために、性能指標の一つであるオン抵抗と出力電荷量との積（Ｒｏｎ×Ｑｏｓｓ）を低減することが望まれる。出力電荷量（Ｑｏｓｓ）は、ＭＯＳＦＥＴのドレインとソース間の容量を充電するための電荷量である。
【先行技術文献】
【特許文献】
【０００４】
特開２０２０－４７６８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、オン抵抗と出力電荷量との積を低減できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１の面と前記第１の面に対向する第２の面とを有する炭化珪素層と、前記炭化珪素層の前記第１の面の側に設けられた第１の電極と、前記炭化珪素層の前記第２の面の側に設けられた第２の電極と、前記炭化珪素層の中に設けられた第１導電形の第１の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第１の炭化珪素領域と前記第１の面との間に設けられた第２導電形の第２の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の炭化珪素領域と前記第１の面との間に設けられ、前記第１の電極と接する第１導電形の第３の炭化珪素領域と、前記炭化珪素層の前記第１の面の側に設けられ、前記第２の炭化珪素領域と対向するゲート電極と、前記ゲート電極と前記第２の炭化珪素領域との間に設けられたゲート絶縁層と、を備え、前記第１の炭化珪素領域は、第１の領域と、前記第１の領域と前記第２の炭化珪素領域との間に設けられ、前記第２の炭化珪素領域に接する複数の第２の領域と、前記第１の領域と前記第２の炭化珪素領域との間に設けられ、前記第２の炭化珪素領域に接する複数の第３の領域と、を含み、前記第２の領域と前記第３の領域は前記第１の面に平行な第１の方向に交互に設けられ、前記第２の領域の第１導電形不純物濃度は、前記第１の領域の第１導電形不純物濃度及び前記第３の領域の第１導電形不純物濃度よりも高い。
【図面の簡単な説明】
【０００７】
第１の実施形態の半導体装置の模式断面図。
第１の実施形態の模式上面図。
第１の実施形態の半導体装置の模式断面図。
第１の比較例の半導体装置の模式断面図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第２の比較例の半導体装置の模式断面図。
第１の実施形態の半導体装置の作用及び効果の説明図。
第１の実施形態の第１の変形例及び第２の変形例の半導体装置の模式図。
第２の実施形態の半導体装置の模式断面図。
第２の実施形態の半導体装置の模式断面図。
第２の実施形態の模式上面図。
第２の実施形態の半導体装置の模式断面図。
第２の実施形態の半導体装置の模式断面図。
第２の実施形態の半導体装置の作用及び効果の説明図。
第３の実施形態の半導体装置の模式断面図。
第３の実施形態の模式上面図。
第３の実施形態の半導体装置の模式断面図。
第４の実施形態の半導体装置の模式断面図。
第４の実施形態の模式上面図。
第４の実施形態の半導体装置の模式断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。
【０００９】
また、以下の説明において、ｎ
＋
、ｎ、ｎ
－
及び、ｐ
＋
、ｐ、ｐ
－
の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわちｎ
＋
はｎよりもｎ形不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ形不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形不純物濃度が相対的に低いことを示す。なお、ｎ
＋
形、ｎ
－
形を単にｎ形、ｐ
＋
形、ｐ
－
形を単にｐ形と記載する場合もある。
【００１０】
不純物濃度は、例えば、ＳＩＭＳ（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅＭｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ、厚さなどの距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＣＭ像とＡＦＭ（ＡｔｏｍｉｃＦｏｒｃｅＭｉｃｒｏｓｃｏｐｅ）像との合成画像から求めることが可能である。
（【００１１】以降は省略されています）

関連特許