特許ウォッチ

公開番号2024136068
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023047031
出願日2023-03-23
発明の名称半導体装置及び半導体記憶装置
出願人キオクシア株式会社
代理人個人,個人,個人
主分類H10B 12/00 20230101AFI20240927BHJP()
要約【課題】品質の良い半導体装置を製造することが可能な半導体装置及び半導体記憶装置を提供する。
【解決手段】半導体装置は、第1絶縁層と、前記第1絶縁層の中に形成され、第1方向に延伸し、第1端及び第2端を有する酸化物半導体と、第1金属原子を含む第1金属膜と、前記第1金属膜と前記第1端との間に形成され、金属酸化物を含む第1導電膜と、を含む第1電極と、前記酸化物半導体の前記第2端に接する第2電極と、前記酸化物半導体の前記第1端と前記第2端との間に絶縁膜を介して対向するゲート電極と、前記第1方向と交わる第2方向に前記第1電極から離れて形成される第1構造体であって、少なくとも前記第1金属原子を含み、かつ、前記金属酸化物を含まない前記第1構造体と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
第１絶縁層と、
前記第１絶縁層の中に形成され、第１方向に延伸し、第１端及び第２端を有する酸化物半導体と、
第１金属原子を含む第１金属膜と、前記第１金属膜と前記第１端との間に形成され、金属酸化物を含む第１導電膜と、を含む第１電極と、
前記酸化物半導体の前記第２端に接する第２電極と、
前記酸化物半導体の前記第１端と前記第２端との間に絶縁膜を介して対向するゲート電極と、
前記第１方向と交わる第２方向に前記第１電極から離れて形成される第１構造体であって、少なくとも前記第１金属原子を含み、かつ、前記金属酸化物を含まない前記第１構造体と、を備える、
半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記半導体装置は、
前記第１構造体を包囲する第２絶縁層をさらに備える、
請求項１に記載の半導体装置。
【請求項３】
前記第１方向に沿って前記酸化物半導体を見たときに、前記第１構造体の面積は、前記第１電極の面積より大きい、
請求項１に記載の半導体装置。
【請求項４】
前記第１構造体は、前記第１金属膜と同一の組成の第２金属膜を含む、
請求項１に記載の半導体装置。
【請求項５】
前記第１絶縁層は、前記第１端と前記第１導電膜との接触面と連続する第１面を有し、
前記第１金属膜は、第１厚さを有し、かつ、前記第１面から離れて設けられ、
前記第２金属膜は、前記第１厚さを有し、かつ、前記第１面に接して設けられる、
請求項４に記載の半導体装置。
【請求項６】
前記半導体装置は、
前記第１絶縁層との間に前記第１金属膜及び前記第２金属膜が設けられるように形成され、前記第１金属膜に接する信号線をさらに備える、
請求項４に記載の半導体装置。
【請求項７】
前記第１方向に沿って前記酸化物半導体を見たときに、複数の前記酸化物半導体が第１エリアに２次元配列され、前記第１エリアの外縁に沿って位置する第２エリアに複数の前記第１構造体が２次元配列される、
請求項１に記載の半導体装置。
【請求項８】
前記半導体装置は、
前記第１金属原子を含む第３金属膜と、前記第３金属膜と前記第１絶縁層との間に形成され、前記金属酸化物を含む第２導電膜と、を含み、前記第２エリアに設けられる複数のダミー電極をさらに備え、
前記第１方向に沿って前記酸化物半導体を見たときに、前記複数の前記第１構造体は、前記第２エリアの外縁に沿って設けられる、
請求項７に記載の半導体装置。
【請求項９】
前記第１構造体は、
前記第１方向に沿って前記第１絶縁層を見たときに、前記第２金属膜と重なり、前記第１絶縁層を貫通する孔部をさらに含む、
請求項４に記載の半導体装置。
【請求項１０】
前記金属酸化物は、インジウム及び錫を金属元素として含む、
請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体装置及び半導体記憶装置に関する。
続きを表示（約 3,600 文字）【背景技術】
【０００２】
半導体素子の中には、インジウム及び錫を含む金属酸化物を電極に用いるものがある。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開ＵＳ２０２２／０２８５３５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
金属酸化物が電極に用いられる半導体素子の製造プロセスにおいて、品質の良い半導体装置を製造する技術が求められる。
【０００５】
本開示は、品質の良い半導体装置を製造することが可能な半導体装置及び半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、第１絶縁層と、前記第１絶縁層の中に形成され、第１方向に延伸し、第１端及び第２端を有する酸化物半導体と、第１金属原子を含む第１金属膜と、前記第１金属膜と前記第１端との間に形成され、金属酸化物を含む第１導電膜と、を含む第１電極と、前記酸化物半導体の前記第２端に接する第２電極と、前記酸化物半導体の前記第１端と前記第２端との間に絶縁膜を介して対向するゲート電極と、前記第１方向と交わる第２方向に前記第１電極から離れて形成される第１構造体であって、少なくとも前記第１金属原子を含み、かつ、前記金属酸化物を含まない前記第１構造体と、を備える。
【０００７】
本開示に係る半導体装置は、第１絶縁層と、前記第１絶縁層の中に形成され、第１端及び第２端を有し、前記第２端から前記第１端へ向かう第１方向に延伸する酸化物半導体と、前記酸化物半導体に対する前記第１方向に形成される第１電極であって、前記酸化物半導体の前記第１端に接し、前記第１方向と交わる第２方向に第１側面を有する第１部分と、前記第１部分に対する前記第１方向に設けられ、前記第２方向に第２側面を有する第２部分と、を含む第１電極と、前記酸化物半導体の前記第２端に接する第２電極と、前記酸化物半導体の前記第１端と前記第２端との間に絶縁膜を介して対向するゲート電極と、第１膜と、を備え、前記第１部分は、インジウム及び錫を金属元素として含み、前記第１方向の反対方向に設けられる第１金属酸化物電極部を少なくとも含み、前記第２部分は、タングステンを含有し、前記第１方向に設けられるパッドを少なくとも含み、前記第１方向及び前記第２方向により定まる平面と平行な断面において、前記第１側面は、前記第２側面より前記第２方向に位置し、前記第１膜は、前記第２側面を覆う。
【０００８】
本開示に係る半導体記憶装置は、前記半導体装置と、前記第１電極又は前記第２電極に接続される第１キャパシタ電極と、前記第１キャパシタ電極と対向する第２キャパシタ電極と、前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられる誘電膜と、を備える。
【図面の簡単な説明】
【０００９】
第１実施形態に係るメモリセルアレイの回路構成例を説明するための回路図である。
第１実施形態に係る半導体記憶装置の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係る半導体装置の構造例を説明するための平面模式図であり、上方から見た平面面を示す。
第１実施形態に係る凸部Ｐｅｒｉ部マークの第１変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係る凸部Ｐｅｒｉ部マークの第２変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係る凸部Ｐｅｒｉ部マークの第３変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係る凸部Ｐｅｒｉ部マークの第４変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係るダミーＬＰアレイ部の第１変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係るダミーＬＰアレイ部の第２変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係るダミーＬＰアレイ部の第３変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係るダミーＬＰアレイ部の第４変形例の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
比較例に係る半導体装置の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第１例の半半導体装置のＹＺ面に平行な断面図を示す。
第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
第２実施形態第１例の半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第２例の半導体装置のＹＺ面に平行な断面図を示す。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第３例の半導体装置のＹＺ面に平行な断面図を示す。
第２実施形態第３例の半導体装置の製造プロセスを示す模式図である。
第２実施形態第３例の半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第４例の半導体装置のＹＺ面に平行な断面図を示す。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第５例の半導体装置のＹＺ面に平行な断面図を示す。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第６例の半導体装置のＹＺ面に平行な断面図を示す。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第７例の半導体装置のＹＺ面に平行な断面図を示す。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第８例の半導体装置のＹＺ面に平行な断面図を示す。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第９例の半導体装置のＹＺ面に平行な断面図を示す。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第１０例の半導体装置のＹＺ面に平行な断面図を示す。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、第２実施形態第１１例の半導体装置のＹＺ面に平行な断面図を示す。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。
（【００１１】以降は省略されています）

関連特許