特許ウォッチ

公開番号2024134431
公報種別公開特許公報(A)
公開日2024-10-03
出願番号2023044732
出願日2023-03-20
発明の名称基板処理方法及び基板処理装置、並びに半導体装置の製造方法及び半導体製造装置
出願人株式会社SCREENホールディングス
代理人弁理士法人OMNI国際特許事務所,個人
主分類H01L 21/308 20060101AFI20240926BHJP(基本的電気素子)
要約【課題】膜欠陥の発生の抑制又は低減により、緻密性及び保護性能に優れた自己組織化単分子膜を、短時間で効率よく基板表面に成膜することが可能な基板処理方法及び基板処理装置、並びに半導体装置の製造方法及び半導体製造装置を提供する。
【解決手段】本発明の基板処理方法は、SAM分子を含む処理液を基板Wの表面Wfに接触させてSAMを形成する膜形成工程と、基板Wの表面Wfから、化学吸着していないSAM分子の少なくとも一部を除去する除去工程と、化学吸着していないSAM分子の少なくとも一部を除去した後の基板Wを加熱するアニール工程とを含む。
【選択図】図6
特許請求の範囲【請求項１】
基板の表面に自己組織化単分子膜を形成する基板処理方法であって、
前記自己組織化単分子膜の形成が可能な分子を含む処理液を、前記表面に接触させて前記分子を化学吸着させ、前記自己組織化単分子膜を形成する膜形成工程と、
前記膜形成工程後の前記基板の表面に除去液を接触させて、化学吸着していない前記分子の少なくとも一部を除去する除去工程と、
前記除去工程後の前記基板を加熱するアニール工程と、
を含む、基板処理方法。
続きを表示（約 1,400 文字）【請求項２】
前記アニール工程は、
前記基板に対し、常温より高く、１００℃以下の範囲内で加熱する低温アニール工程と、
前記基板に対し、１００℃より高く、２００℃以下の範囲で加熱する高温アニール工程と、
の少なくとも何れかを含む、請求項１に記載の基板処理方法。
【請求項３】
前記アニール工程は、少なくとも水を含む雰囲気下で行う工程である、請求項１に記載の基板処理方法。
【請求項４】
前記アニール工程後の前記基板を常温まで急冷する冷却工程をさらに含む、請求項１に記載の基板処理方法。
【請求項５】
表面に積層体が設けられた基板の処理を含む半導体装置の製造方法であって、
前記積層体は、エッチングの保護対象となる被保護層と、エッチングの対象となる被エッチング層とが交互に積層されたものを含み、
前記被保護層の少なくとも表面に、自己組織化単分子膜を選択的に形成する工程と、
前記自己組織化単分子膜を保護層として、前記被エッチング層を選択的にエッチングする工程と、を含み、
前記自己組織化単分子膜を形成する工程は、
前記自己組織化単分子膜の形成が可能な分子を含む処理液を、前記被保護層の表面に接触させて前記分子を化学吸着させる膜形成工程と、
前記膜形成工程後の前記被保護層の表面に除去液を接触させて、化学吸着していない前記分子の少なくとも一部を除去する除去工程と、
前記除去工程後の前記被保護層を加熱するアニール工程と、
を含む、半導体装置の製造方法。
【請求項６】
前記アニール工程は、
前記被保護層に対し、常温より高く、１００℃以下の範囲で加熱する低温アニール工程と、
前記被保護層に対し、１００℃より高く、２００℃以下の範囲で加熱する高温アニール工程と、
の少なくとも何れかを含む、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記アニール工程は、少なくとも水を含む雰囲気下で行う工程である、
請求項５に記載の半導体装置の製造方法。
【請求項８】
前記アニール工程後の前記基板を常温まで急冷する冷却工程をさらに含む、請求項５に記載の半導体装置の製造方法。
【請求項９】
基板の表面に自己組織化単分子膜を形成する基板処理装置であって、
前記自己組織化単分子膜の形成が可能な分子を含む処理液を、前記表面に供給することにより、前記自己組織化単分子膜を形成する供給部と、
前記処理液の供給後の前記基板の表面に除去液を供給することにより、化学吸着していない前記分子の少なくとも一部を除去する除去液供給部と、
前記分子の少なくとも一部を除去した後の前記基板を加熱するアニール部と、
を備える、基板処理装置。
【請求項１０】
前記アニール部は、
前記分子の少なくとも一部を除去した後の前記基板に対し、常温より高く、１００℃以下の範囲での加熱により低温アニールを行い、
及び／又は、前記分子の少なくとも一部を除去した後の前記基板に対し、１００℃より高く、２００℃以下の範囲での加熱により高温アニールを行う、請求項９に記載の基板処理装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、緻密性及び保護性能に優れた自己組織化単分子膜を、短時間で効率よく成膜することが可能な基板処理方法及び基板処理装置、並びに半導体装置の製造方法及び半導体製造装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
半導体デバイスの製造に於いて、基板の特定の表面領域に選択的に膜を形成する技術として、フォトリソグラフィ技術が広く用いられている。例えば、下層配線形成後に絶縁膜を成膜し、フォトリソグラフィ及びエッチングにより、トレンチ及びビアホールを有するデュアルダマシン構造を形成し、トレンチ及びビアホールにＣｕ等の導電膜を埋め込んで配線を形成する。
【０００３】
しかし、近時、半導体デバイスの微細化が益々進んでおり、フォトリソグラフィ技術では位置合わせ精度が十分でない場合も生じている。このため、フォトリソグラフィ技術に替えて、基板表面の特定領域に高精度で選択的に膜を形成する手法が求められている。
【０００４】
例えば、特許文献１には、シリコン窒化（ＳｉＮ）膜とシリコン酸化（ＳｉＯ
２
）膜とが面内に設けられた基板に於いて、シリコン窒化膜を選択的にエッチングするために、シリコン酸化膜表面に熱リン酸耐性材料をＳＡＭとして予め形成しておく方法が開示されている。
【０００５】
ここで、シリコン酸化膜をエッチング液から十分に保護するためには、緻密性に優れたＳＡＭを形成することが必要となる。しかし、従来のＳＡＭの成膜方法では、そのような緻密性に優れたＳＡＭを短時間で成膜することが困難であり、生産効率に劣るという問題がある。
【先行技術文献】
【特許文献】
【０００６】
日本国特許第５４９００７１号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は前記問題点に鑑みなされたものであり、その目的は、膜欠陥の発生の抑制又は低減により、緻密性及び保護性能に優れた自己組織化単分子膜を、短時間で効率よく基板表面に成膜することが可能な基板処理方法及び基板処理装置、並びに半導体装置の製造方法及び半導体製造装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る基板処理方法は、前記の課題を解決するために、基板の表面に自己組織化単分子膜を形成する基板処理方法であって、前記自己組織化単分子膜の形成が可能な分子を含む処理液を、前記表面に接触させて前記分子を化学吸着させ、前記自己組織化単分子膜を形成する膜形成工程と、前記膜形成工程後の前記基板の表面に除去液を接触させて、化学吸着していない前記分子の少なくとも一部を除去する除去工程と、前記除去工程後の前記基板を加熱するアニール工程と、を含むことを特徴とする。
【０００９】
前記の構成によれば、膜形成工程に於いて、自己組織化単分子膜（以下、「ＳＡＭ」という場合がある。）の形成が可能な分子（以下、「ＳＡＭ分子」という場合がある。）を基板の表面に化学吸着させて自己組織化させることにより、ＳＡＭを形成する。次いで、除去工程で、除去液を基板の表面に接触させることにより、化学吸着していないＳＡＭ分子の少なくとも一部を除去する。ここで、膜形成工程で形成されたＳＡＭに於いては、局所的にＳＡＭ分子が基板の表面に化学吸着できないなどして、膜欠陥が生じる場合がある。特に、基板表面に対するＳＡＭ分子の接触時間が短時間である場合には、面内に於ける膜欠陥の発生頻度が多くなったり、膜欠陥の領域が大きくなったりする。しかし、前記構成では、除去工程後の基板に対しアニール工程で加熱するので、そのような膜欠陥の修復が図れる。その結果、従来の基板処理方法のように、緻密なＳＡＭの形成のために、ＳＡＭ分子を基板表面に長時間接触させなくとも、膜欠陥の発生を抑制し、緻密性及び保護性能に優れたＳＡＭを短時間で効率よく形成することができる。
【００１０】
尚、前記構成に於いて、ＳＡＭの膜形成工程の後、アニール工程の前に除去工程を行うのは、未吸着のＳＡＭ分子が過剰に基板表面に残存するのを防止するためである。これにより、良好な単分子膜の形成が阻害されるのを防止することができる。すなわち、未吸着のＳＡＭ分子が過剰に基板表面に残存した状態でアニール工程を行うと、基板表面に形成されたＳＡＭ上に、さらに未吸着のＳＡＭ分子からなる膜が形成される。そのため、除去液により未吸着のＳＡＭ分子の少なくとも一部を除去しておくことで、良好な単分子膜を形成することができる。
（【００１１】以降は省略されています）

関連特許