特許ウォッチ

公開番号2024122034
公報種別公開特許公報(A)
公開日2024-09-09
出願番号2023029342
出願日2023-02-28
発明の名称記録素子基板、記録ヘッド及び記録装置
出願人キヤノン株式会社
代理人弁理士法人秀和特許事務所
主分類B41J 2/015 20060101AFI20240902BHJP(印刷;線画機;タイプライター;スタンプ)
要約【課題】各信号間の位相を高精度に補正できる記録装置を提供する。
【解決手段】記録素子基板は、記録素子と、駆動回路と、受信回路と、クロック信号とデータ信号の位相ずれを補正し、駆動回路に出力する補正回路504と、を備え、補正回路504は、複数のデータ遅延信号を生成するデータ遅延回路702と、複数のクロック遅延信号を生成するクロック遅延回路706と、補正済データ信号の位相を特定するデータ判定回路703と、補正済クロック信号の位相を特定するクロック判定回路707と、を含み、クロック判定回路707は、前記補正済データ信号の立ち上がりエッジ又は立ち下がりエッジと前記複数のクロック遅延信号の立ち上がりエッジ又は立ち下がりエッジを比較した第1比較結果、第2比較結果、第3比較結果、第4比較結果のうち、2つ以上の比較結果に基づいて前記補正済クロック信号の位相を特定する。
【選択図】図7
特許請求の範囲【請求項１】
記録素子基板であって、
記録素子と、
前記記録素子を駆動する駆動回路と、
クロック信号とデータ信号を受信する受信回路と、
前記受信回路で受信された前記クロック信号と前記データ信号の位相ずれを補正し、前記駆動回路に出力する補正回路と、
を備え、
前記補正回路は、
前記データ信号に対して異なる遅延時間を持つ複数のデータ遅延信号を生成するデータ遅延回路と、
前記クロック信号に対して異なる遅延時間を持つ複数のクロック遅延信号を生成するクロック遅延回路と、
前記複数のデータ遅延信号と前記クロック信号との比較に基づき、前記駆動回路に出力される補正済データ信号の位相を特定するデータ判定回路と、
前記複数のクロック遅延信号と前記補正済データ信号との比較に基づき、前記駆動回路に出力される補正済クロック信号の位相を特定するクロック判定回路と、
を含み、
前記クロック判定回路は、前記補正済データ信号の立ち下がりエッジと前記複数のクロック遅延信号の立ち上がりエッジを比較した第１比較結果と、前記補正済データ信号の立ち上がりエッジと前記複数のクロック遅延信号の立ち下がりエッジを比較した第２比較結果と、前記補正済データ信号の立ち上がりエッジと前記複数のクロック遅延信号の立ち上がりエッジを比較した第３比較結果と、前記補正済データ信号の立ち下がりエッジと前記複数のクロック遅延信号の立ち下がりエッジを比較した第４比較結果のうち、２つ以上の比較結果に基づいて前記補正済クロック信号の位相を特定することを特徴とする記録素子基板。
続きを表示（約 1,000 文字）【請求項２】
前記クロック判定回路は、前記第１比較結果、前記第２比較結果、前記第３比較結果及び前記第４比較結果に基づいて、前記補正済クロック信号の位相を特定することを特徴とする請求項１に記載の記録素子基板。
【請求項３】
前記補正回路は、
前記複数のデータ遅延信号の中から、前記データ判定回路で特定された位相に対応するデータ遅延信号を、前記補正済データ信号として選択するデータ選択回路と、
前記複数のクロック遅延信号の中から、前記クロック判定回路で特定された位相に対応するクロック遅延信号を、前記補正済クロック信号として選択するクロック選択回路と、
を含むことを特徴とする請求項１に記載の記録素子基板。
【請求項４】
前記補正回路は、一定の時間毎に前記位相ずれを補正することを特徴とする請求項１に記載の記録素子基板。
【請求項５】
前記受信回路は、１ラッチ時間を基準に生成された信号であるラッチ信号を受信し、
前記１ラッチ時間は、分割駆動を行うために、記録媒体に１列ないしは１行の線を記録するために必要な時間である１ライン時間を複数のブロックに分割した場合の、１ブロックあたりの時間であり、
前記補正回路は、前記ラッチ信号の周期毎に前記位相ずれを補正することを特徴とする請求項４に記載の記録素子基板。
【請求項６】
前記データ信号と前記クロック信号との論理が遷移しない休止期間が前記一定の時間毎に設けられ、
前記補正回路は、前記休止期間の後の前記データ信号と前記クロック信号の位相関係に基づいて、前記データ信号と前記クロック信号の位相のずれを補正することを特徴とする請求項４に記載の記録素子基板。
【請求項７】
前記データ信号は、前記クロック信号との位相の比較を行うためのテストフラグ信号と、画像データ情報を伝達するための画像データ信号と、を含むことを特徴とする請求項１に記載の記録素子基板。
【請求項８】
前記テストフラグ信号は、それぞれが立ち上がりエッジ及び立ち下がりエッジを有する第１の山、第２の山、第３の山を含むことを特徴とする請求項７に記載の記録素子基板。
【請求項９】
請求項１に記載の記録素子基板を備えることを特徴とする記録ヘッド。
【請求項１０】
請求項１～９のいずれか１項に記載の記録ヘッドを備えることを特徴とする記録装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、記録素子基板、記録素子基板を備える記録ヘッド及び記録ヘッドを備える記録装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
半導体集積回路で構成されるインクジェット記録装置の記録素子基板は、記録装置本体からクロック信号（ＣＬＫ）と画像データ信号（ＤＡＴＡ）を受け取る。記録素子基板は送信されるクロック信号でデータ信号をラッチし、その画像データに応じて記録動作を行う。
【０００３】
クロック信号と画像データ信号との間には、送信バッファの立ち上がり特性や立ち下がり特性のバラツキ等を原因として位相にずれが生じることがある。特許文献１には、クロック信号とデータ信号の立ち上がりタイミングに着目し、クロック信号とデータ信号の位相のずれを補正する構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１８－５１８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の構成においては、クロック信号が理想的な波形であり、信号の立ち上がりにかかる時間と立ち下がりにかかる時間が同一であることを前提としている。しかし、送信バッファの特性により、信号の立ち上がりにかかる時間と立ち下がりにかかる時間を同一として、信号のＨｉｇｈ時間とＬｏｗ時間の比率を５０％に保つことは難しい。従って、信号のＨｉｇｈ時間とＬｏｗ時間の比率が５０％からずれた場合、クロック信号とデータ信号の位相のずれの補正精度は悪化する。
【０００６】
本発明は、各信号間の位相を高精度に補正できる記録装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の目的を達成するため、本発明の搬送装置は、
記録素子基板であって、
記録素子と、
前記記録素子を駆動する駆動回路と、
クロック信号とデータ信号を受信する受信回路と、
前記受信回路で受信された前記クロック信号と前記データ信号の位相ずれを補正し、前記駆動回路に出力する補正回路と、
を備え、
前記補正回路は、
前記データ信号に対して異なる遅延時間を持つ複数のデータ遅延信号を生成するデータ遅延回路と、
前記クロック信号に対して異なる遅延時間を持つ複数のクロック遅延信号を生成するクロック遅延回路と、
前記複数のデータ遅延信号と前記クロック信号との比較に基づき、前記駆動回路に出力される補正済データ信号の位相を特定するデータ判定回路と、
前記複数のクロック遅延信号と前記補正済データ信号との比較に基づき、前記駆動回路に出力される補正済クロック信号の位相を特定するクロック判定回路と、
を含み、
前記クロック判定回路は、前記補正済データ信号の立ち下がりエッジと前記複数のクロック遅延信号の立ち上がりエッジを比較した第１比較結果と、前記補正済データ信号の立ち上がりエッジと前記複数のクロック遅延信号の立ち下がりエッジを比較した第２比較結果と、前記補正済データ信号の立ち上がりエッジと前記複数のクロック遅延信号の立ち上がりエッジを比較した第３比較結果と、前記補正済データ信号の立ち下がりエッジと前記複数のクロック遅延信号の立ち下がりエッジを比較した第４比較結果のうち、２つ以上の比較結果に基づいて前記補正済クロック信号の位相を特定することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、各信号間の位相を高精度に補正できる記録装置を提供できる。
【図面の簡単な説明】
【０００９】
記録装置の概略構成を示す斜視図である。
記録装置の制御構成を示すブロック図である。
記録ヘッドの記録素子とノズルの構成を示す図である。
データ転送タイミング生成の説明図である。
記録素子基板の概略構成を示す図である。
記録装置のタイミングチャートを示す図である。
補正回路のブロック構成を示す図である。
動作例におけるデータ信号補正回路のタイミングチャートを示す図である。
動作例における第１判定回路のタイミングチャートを示す図である。
動作例における第２判定回路のタイミングチャートを示す図である。
動作例における第３判定回路のタイミングチャートを示す図である。
動作例における第４判定回路のタイミングチャートを示す図である。
判定回路の説明図である。
データ判定回路の回路例を示す図である。
クロック判定回路の回路例を示す図である。
マスキング信号を生成する回路例を示す図である。
データ選択回路の概念構成を示す図である。
クロック選択回路の回路例を示す図である。
【発明を実施するための形態】
【００１０】
以下に図面を参照して、この発明を実施するための形態を、実施例に基づいて例示的に詳しく説明する。なお、この実施の形態に記載されている構成部品の寸法、材質、形状それらの相対配置等は、発明が適用される装置の構成や各種条件により適宜変更されるべきものである。すなわち、この発明の範囲を以下の実施の形態に限定する趣旨のものではない。
（【００１１】以降は省略されています）

関連特許