特許ウォッチ

公開番号2024077425
公報種別公開特許公報(A)
公開日2024-06-07
出願番号2022189517
出願日2022-11-28
発明の名称プロセッサ
出願人株式会社Preferred Networks,国立大学法人神戸大学
代理人個人,個人
主分類G06F 9/38 20180101AFI20240531BHJP(計算;計数)
要約【課題】命令により明示的にデータのバイパスが指示される場合に、データのバイパスを正常に実施してプロセッサの処理性能の低下を抑制する。
【解決手段】プロセッサは、バイパス情報を含む命令をデコードし、前記バイパス情報に基づいてバイパス制御信号を生成する命令デコーダと、命令の実行に使用するデータを保持するデータ保持部と、命令を実行し、演算結果データを出力する演算器と、前記データ保持部に保持されたデータ又は前記演算結果データを前記バイパス制御信号に基づいて選択して前記演算器に出力する第1セレクタと、を有する。
【選択図】図1
特許請求の範囲【請求項１】
バイパス情報を含む命令をデコードし、前記バイパス情報に基づいてバイパス制御信号を生成する命令デコーダと、
命令の実行に使用するデータを保持するデータ保持部と、
命令を実行し、演算結果データを出力する演算器と、
前記データ保持部に保持されたデータ又は前記演算結果データを前記バイパス制御信号に基づいて選択して前記演算器に出力する第１セレクタと、を有する
プロセッサ。
続きを表示（約 2,000 文字）【請求項２】
前記演算結果データを保持するラッチと、
前記演算器の出力と前記ラッチとの間に配置され、前記演算器の出力又は前記ラッチの出力を保持制御信号に基づいて前記ラッチの入力に接続する第２セレクタと、を有し、
前記命令デコーダは、先行命令と、前記先行命令の実行に基づいて前記演算器からバイパスされる前記演算結果データを使用して実行される後続命令との間にバブルが挿入されることを検出した場合、バブルの挿入サイクルに対応して前記保持制御信号を生成する
請求項１に記載のプロセッサ。
【請求項３】
命令を保持する命令キューと、
前記命令キューに保持された命令を取り出して前記命令デコーダに供給する命令取り出し部と、を有し、
前記命令キューに保持される命令は、さらに、命令パイプラインにおいて自命令の直前の命令と前記自命令との間へのバブルの挿入の禁止又は許可を示すバブル挿入禁止情報を含み、
前記命令取り出し部は、
前記命令キューから取り出す対象命令に含まれる前記バブル挿入禁止情報がバブルの挿入禁止を示す場合、前記対象命令を取り出して前記命令デコーダに供給し、
前記対象命令に含まれる前記バブル挿入禁止情報がバブルの挿入許可を示す場合、前記命令キューに保持された命令の量に応じて、前記対象命令を取り出して前記命令デコーダに供給するか、ノーオペレーション命令を前記命令デコーダに供給するかを判定する
請求項１に記載のプロセッサ。
【請求項４】
前記命令取り出し部は、前記対象命令に含まれる前記バブル挿入禁止情報がバブルの挿入許可を示す場合、
前記命令キューに保持された命令の量が第１しきい値より少ない場合、前記命令キューに保持された命令の量が前記第１しきい値以上になるまでノーオペレーション命令を前記命令デコーダに供給し、
前記命令キューに保持された命令の量が第１しきい値以上の場合、前記対象命令を前記命令キューから取り出して前記命令デコーダに供給する
請求項３に記載のプロセッサ。
【請求項５】
前記第１セレクタを介して前記演算器からバイパスされる前記演算結果データを使用して演算を実行する命令に含まれるバブル挿入禁止情報は、バブルの挿入禁止に設定され、
前記演算器からバイパスされる前記演算結果データを使用せずに演算を実行する命令に含まれるバブル挿入禁止情報は、バブルの挿入許可に設定される
請求項３又は請求項４に記載のプロセッサ。
【請求項６】
命令を保持する命令キューと、
前記命令キューに保持された命令を取り出して前記命令デコーダに供給する命令取り出し部と、
前記命令キューに供給される命令の前記演算器による演算が、前記第１セレクタを介して前記演算器からバイパスされる前記演算結果データを使用して実行されるか否かを判定する判定部と、
前記命令キューに保持される命令に対応して前記判定部の判定結果を保持し、前記命令キューの更新とともに更新される先読みキューと、を有し、
前記命令取り出し部は、
前記先読みキューの先頭が、前記演算器からバイパスされる前記演算結果データの非使用を示す非使用情報を保持し、前記先読みキューの２番目以降の全てが、前記演算器からバイパスされる前記演算結果データの使用を示す使用情報を保持する場合、ノーオペレーション命令を前記命令デコーダに供給し、
その後、前記先読みキューの２番目以降に連続して保持された前記使用情報の後に前記非使用情報が格納された場合、前記先読みキューの先頭から最後の前記使用情報までに対応して前記命令キューに保持された命令を前記命令デコーダに順次供給する
請求項１に記載のプロセッサ。
【請求項７】
前記命令取り出し部は、前記先読みキューの２番目が前記非使用情報を保持する場合、前記命令キューの先頭に保持された命令を前記命令デコーダに供給する
請求項６に記載のプロセッサ。
【請求項８】
選択制御信号に基づいて、前記命令デコーダから供給される命令で使用するデータ又は前記演算器から出力される前記演算結果データを選択して前記データ保持部に出力する第３セレクタを有し、
前記命令デコーダがデコードする命令は、さらに選択情報を含み、
前記命令デコーダは、前記選択情報に基づいて前記選択制御信号を生成する
請求項１から請求項４、請求項６及び請求項７のいずれか１項に記載のプロセッサ。
【請求項９】
前記演算結果データを前記第１セレクタに選択させる前記バイパス情報を含む命令は、前記第３セレクタによる前記演算結果データの選択を禁止させる前記選択情報を含む
請求項８に記載のプロセッサ。

発明の詳細な説明【技術分野】
【０００１】
本開示は、プロセッサに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
プロセッサにおいて、演算により得られた演算結果データが次の演算で使用される場合、レジスタに格納される前の演算結果データを演算器にバイパスして次の演算に使用することで、演算器の使用効率を向上し、プロセッサの性能を向上する技術が知られている。
【０００３】
この種のプロセッサは、命令キューに保持された命令をデコードするときにデータの依存性を判定し、演算結果データを演算器にバイパスするか否かを判定する。演算結果データのバイパスは、隣接した命令間で実施される必要があり、演算結果データのバイパスを実施する命令間にバブルが入ると、正しい演算を実施することができない。
【０００４】
また、プロセッサは、演算結果データを演算器にバイパスする場合、演算結果データをレジスタにも格納する。レジスタに格納されたデータがその後の演算で使用されない場合、レジスタの使用効率は低下し、プロセッサの処理性能が低下する場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示では、命令により明示的にデータのバイパスが指示される場合に、データのバイパスを正常に実施してプロセッサの処理性能の低下を抑制する。
【課題を解決するための手段】
【０００６】
本発明の実施形態のプロセッサは、バイパス情報を含む命令をデコードし、前記バイパス情報に基づいてバイパス制御信号を生成する命令デコーダと、命令の実行に使用するデータを保持するデータ保持部と、命令を実行し、演算結果データを出力する演算器と、前記データ保持部に保持されたデータ又は前記演算結果データを前記バイパス制御信号に基づいて選択して前記演算器に出力する第１セレクタと、を有する。
【図面の簡単な説明】
【０００７】
本発明の一実施形態におけるプロセッサの構成の一例を示すブロック図である。
図２のプロセッサが実行する命令列と動作タイミングの一例を示す説明図である。
本発明の別の実施形態におけるプロセッサの構成の一例を示すブロック図である。
図３のプロセッサが実行する命令列と動作タイミングの一例を示す説明図である。
本発明の別の実施形態におけるプロセッサの構成の一例を示すブロック図である。
図５の命令取り出し部の動作の一例を示すフロー図である。
図５の命令取り出し部の動作の一例を示す説明図である。
本発明の別の実施形態におけるプロセッサの構成の一例を示すブロック図である。
図８のバブル判定部の動作の一例を示すフロー図である。
図８の命令取り出し部の動作の一例を示すフロー図である。
図８の命令取り出し部の動作の一例を示す説明図である。
図１に示したプロセッサが搭載される計算機のハードウェア構成の一例を示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。以下では、信号が伝達される信号線には、信号名と同じ符号を使用する。特に限定されないが、以下で説明するプロセッサは、サーバ等のコンピュータに搭載され、プログラムを実行することで、ディープニューラルネットワークの訓練又は推論において畳み込み演算等を実行してもよい。なお、以下で説明するプロセッサは、科学技術計算などに使用されてもよい。
【０００９】
図１は、本発明の一実施形態におけるプロセッサの構成の一例を示すブロック図である。図１に示すプロセッサ１００は、命令供給部１０及び演算ユニット２０を有してもよい。命令供給部１０は、命令発生部１１及び命令デコーダ１４を有してもよい。演算ユニット２０は、レジスタファイル２１、演算器２２、セレクタＳＥＬ０、ＳＥＬ１及びラッチＬＴを有してもよい。セレクタＳＥＬ０は、第３セレクタの一例であり、セレクタＳＥＬ１は、第１セレクタの一例である。プロセッサ１００は、クロックに同期して動作してもよいが、クロックの記載は省略される。例えば、レジスタファイル２１及びラッチＬＴに示す三角印は、クロック入力端子を示す。
【００１０】
なお、プロセッサ１００は、デコード処理、演算の実行処理及び演算結果の格納処理等を複数のステージに分けて実施するために、複数の命令を並列に処理する命令パイプラインを有してもよい。しかしながら、ステージを区切るラッチ又はレジスタ等の記載は、ラッチＬＴを除いて省略される。
（【００１１】以降は省略されています）

関連特許